【図1】図１は、本開示のいくつかの実施形態による、チップ開口内に延びるモールディングコンパウンド層を有する埋込型半導体パッケージの概略断面図である。

【図2】図２は、本開示のいくつかの実施形態による、モールディングコンパウンド層を有しない埋込型半導体パッケージの概略断面図である。

【図3】図３は、本開示のいくつかの実施形態による、平面モールディングコンパウンド層に接着された半導体チップを有する埋込型半導体パッケージの概略断面図である。

【図4】図４は、本開示のいくつかの実施形態による、モールディングコンパウンド層を有しない埋込型半導体パッケージの概略断面図である。

【図5】図５は、本開示のいくつかの実施形態による、複数の半導体チップを有する埋込型半導体パッケージの概略断面図である。

【図6】図６は、本開示のいくつかの実施形態による、表面実装型半導体チップを有する埋込型半導体パッケージの概略断面図である。

【図7A】図７Ａは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7B】図７Ｂは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7C】図７Ｃは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7D】図７Ｄは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7E】図７Ｅは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7F】図７Ｆは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7G】図７Ｇは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7H】図７Ｈは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7I】図７Ｉは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7J】図７Ｊは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図7K】図７Ｋは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8A】図８Ａは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8B】図８Ｂは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8C】図８Ｃは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8D】図８Ｄは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8E】図８Ｅは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8F】図８Ｆは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8G】図８Ｇは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図8H】図８Ｈは、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造するための例示的なプロセスを示す。

【図9】図９は、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造する例示的な方法のフローチャートである。

【図10】図１０は、本開示のいくつかの実施形態による、埋込型半導体パッケージを製造する例示的な方法のフローチャートである。