特許6958732IP Force 特許公報全文掲載

技術分野

この発明は、半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

従来、半導体素子が形成されたおもて面(非照射面)はキズができることを避けるため、保護膜を形成して保護を行っていた。例えば、保護膜は、レジスト膜・テープ等を用いている。しかしながら、半導体ウエハ110の裏面には、保護膜は設けられていなかった。 ここで、メタルマスク131を半導体ウエハ110の裏面に装着する工程は、半導体クリーンルームレベルでない環境、例えば、クリーンルームでもクラスが低い(塵埃量が多い)環境で、実施される場合がある。この場合、メタルマスク131と半導体ウエハ110の裏面との間に異物が付着する場合がある。異物が付着した場合でも、ヘリウム照射後、メタルマスク131を外した後、半導体ウエハ110の枚葉処理による両面洗浄を行い、この後のバッチ式洗浄槽による両面洗浄を行うことで異物を除去できる場合が多い。
しかしながら、半導体ウエハ110に付着した異物が洗浄工程で除去されない場合がある。例えば、半導体ウエハ110の材料のシリコンと付着しやすい異物は除去されにくい。この場合、洗浄工程で除去しきれない異物は、その後のアニール工程(縦型炉で実施)において、以下のような問題を発生させる。図12は、従来のRC−IGBTの製造方法におけるアニール炉を模式的に示す断面図である。洗浄工程で除去しきれない異物があると、そのまま焼き付いて不良の原因になったり、図12のAに示すように、異物140が直下の半導体ウエハ110に落下し、直下の半導体ウエハ110の表面上で不良が発生するという問題が生じる。また、異物140により、アニール炉が汚染され、他の半導体ウエハ110への汚染を起こすという問題が生じる。 また、アブソーバをメタルマスクと半導体ウエハとの間に配置する従来技術でも、アブソーバ、メタルマスクを半導体ウエハに装着する工程が、半導体クリーンルームレベルの環境で実施されないと、アブソーバが汚染源になり、アブソーバと半導体ウエハの裏面との間に異物が付着する場合がある。このため、洗浄工程で除去しきれない異物があると、アブソーバがない場合と同様の問題が生じる。 この発明は、上述した従来技術による問題点を解消するため、高加速で飛程の深いイオン注入を実施する際に、異物が半導体ウエハに付着することを抑制できる半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第1導電型の半導体基板の一方の主面側に半導体素子のおもて面素子構造を形成する第1工程を行う。次に、前記半導体基板の他方の主面側に第1保護膜を形成する第2工程を行う。次に、前記第1保護膜を形成した主面側から前記半導体基板にイオンを注入する第3工程を行う。次に、前記第1保護膜を・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明にかかる半導体装置の製造方法によれば高加速で飛程の深いイオン注入を実施する際に、異物が半導体ウエハに付着することを抑制できるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】図1は、実施の形態にかかる半導体装置の製造方法の一部の工程の概要を示すフローチャートである。

【図2】図2は、実施の形態にかかる半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である(その1)。

【図3】図3は、実施の形態にかかる半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である(その2)。

【図4】図4は、実施の形態にかかる半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である(その3)。

【図5】図5は、実施の形態にかかる半導体装置の製造方法におけるアライメントマークを示す上面図である。

【図6】図6は、実施の形態にかかる半導体装置の製造方法におけるメタルマスクの設置を示す斜視図である。

【図7】図7は、実施の形態にかかる半導体装置の製造方法における半導体ウエハの端部を示す断面図である。

【図8】図8は、従来のRC−IGBTの構造を示す断面図である。

【図9】図9は、従来のRC−IGBTの構造を示す断面図である。

【図10】図10は、メタルマスクをマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。

【図11】図11は、従来のRC−IGBTの製造方法におけるアライメントマークを示す上面図である。

【図12】図12は、従来のRC−IGBTの製造方法におけるアニール炉を模式的に示す断面図である。

選択図 図1出願人が指定した本件の代表的な図

1、101 n-型ドリフト領域   2、102 p型ベース領域   3、103 n+型エミッタ領域   4、104 p+型コンタクト領域   5、105 n型蓄積層   6、106 トレンチ   7、107 ゲート絶縁膜   8、108 ゲート電極   9、109 層間絶縁膜   10、110 半導体ウエハ   10a 半導体ウエハのおもて面   10b 半導体ウエハの裏面   11、111 おもて面電極   12、112 n型フィールドストップ層   13、113 p+型コレクタ領域   14、114 n+型カソード領域   15、115 欠陥   16 保護膜   17 保護膜   18、118 アライメントマーク   21、121 IGBT領域   22、122 FWD領域   23 デバイス領域   24 ウエハ端部   25 デバイス領域外周端   26 剥離面   31、131 メタルマスク   32、132 He照射   33 開口部   34 アライメント孔   35 プレート   36 保持片   37 保持部   140 異物

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります