【図1A】図１Ａは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を示す断面図である。

【図1B】図１Ｂは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を示す断面図である。

【図1C】図１Ｃは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を示す断面図である。

【図2】図２は、ＧａＮ層の深さ方向におけるＭｇ濃度分布を実際に測定した結果を示すグラフである。

【図3】図３は、Ｍｇの形成エネルギーとＧａＮのフェルミ準位との関係を示すグラフである。

【図4】図４は、本発明の実施形態２に係るＧａＮ半導体装置の構成例を示す平面図である。

【図5】図５は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの構成例を示す平面図である。

【図6】図６は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。

【図7A】図７Ａは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図7B】図７Ｂは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図7C】図７Ｃは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図7D】図７Ｄは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図7E】図７Ｅは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図7F】図７Ｆは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図8A】図８Ａは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。

【図8B】図８Ｂは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。

【図8C】図８Ｃは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。

【図8D】図８Ｄは、本発明の実施形態３に係るＧａＮ半導体装置の製造方法を示す断面図である。