特許6974679IP Force 特許公報全文掲載

技術分野

光信号を電子又は正孔(ホール)からなる信号電荷に変換する光電変換素子、及びこの光電変換素子又はこの光電変換素子と等価な構造を有する画素を、1次元又は2次元に配列した固体撮像装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

本発明はの問題に鑑み、トータルの計測時間を短くすることが可能な光電変換素子及びこの光電変換素子を用いた固体撮像装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

目的を達成するために、本発明の第1態様は、(a)第1導電型の素子形成層と素子形成層の上部に埋め込まれた第2導電型の表面埋込領域からなる埋め込みフォトダイオードを含む撮像領域と、(b)撮像領域の中央部に定義される受光領域を囲む5つ以上の位置に互いに離間して設けられた、素子形成層よりも高不純物密度で第2導電型の複数の電荷読出領域と、(c)受光領域から複数の電荷読出領域のそれぞれに独立した経路・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、トータルの計測時間を短くすることが可能な光電変換素子及びこの光電変換素子を用いた固体撮像装置を提供できる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の第1光電変換素子の概略を説明する模式的平面図(上面図)である。

【図2】図1のA−A方向から見た第1光電変換素子の概略構造を説明する模式的な断面図である。

【図3】本発明の第1光電変換素子の動作を説明するタイミング図である。

【図4】本発明の第1光電変換素子のゲート信号を整形する回路を説明するタイミング図である。

【図5】本発明の第1光電変換素子の動作を説明する模式的平面図(上面図)である。

【図6】図5のB−B方向から見た第1実施形態の変形例に係る光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図である。

【図7】図5のC−C方向から見た第1実施形態の変形例に係る光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図である。

【図8】本発明の第1固体撮像装置の半導体チップ上のレイアウトの概略を説明する模式的平面図である。

【図9】図8に示した固体撮像装置に用いられている画素の内部構造の概略を説明する模式的平面図である。

【図10】本発明の第1実施形態の第1変形例に係る光電変換素子の概略を説明する模式的平面図(上面図)である。

【図11】図10のD−D方向から見た第1実施形態の第1変形例に係る光電変換素子の概略構造を説明する模式的な断面図である。

【図12】図10のD−D方向から見た第1実施形態の第1変形例に係る光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図である。

【図13】本発明の第1実施形態の第2変形例に係る光電変換素子の概略を説明する模式的平面図(上面図)である。

【図14】本発明の第1実施形態の第3変形例に係る光電変換素子の概略を説明する模式的平面図(上面図)である。

【図15】図14のE−E方向から見た第1実施形態の第3変形例に係る光電変換素子の概略構造を説明する模式的な断面図である。

【図16】本発明の第1実施形態の第3変形例に係る光電変換素子の動作を説明するタイミング図である。

【図17】図17(a)は、図14のE−E方向から見た第1実施形態の第3変形例に係る光電変換素子の、電荷転送時における、伝導帯の下端部(底部)のポテンシャル分布を示す図であり、図17(b)は、図14のF−F方向から見た第1実施形態の変形例に係る光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図である。

【図18】図18(a)は、図14のE−E方向から見た第1実施形態の第3変形例に係る光電変換素子の、背景光電荷の排出時における、伝導帯の下端部(底部)のポテンシャル分布を示す図であり、図18(b)は、図14のF−F方向から見た第1実施形態の変形例に係る光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図である。

【図19】本発明の第1実施形態の第3変形例に係る固体撮像装置に用いられている画素の内部構造の概略を説明する模式的平面図である。

【図20】本発明の第1実施形態の第4変形例に係る光電変換素子の概略を説明する模式的平面図(上面図)である。

【図21】第1実施形態の第4変形例に係る光電変換素子の撮像領域の上方から見たX−Y面内の等電位線と、この等電位線の電位分布によって設定される電子の電荷輸送路を示す図である。

【図22】本発明の第2光電変換素子の概略を説明する模式的平面図(上面図)である。

【図23】図22のG−G方向から見た第2光電変換素子の概略構造を説明する模式的な断面図である。

【図24】図22のI−I方向から見た第2光電変換素子の概略構造を説明する模式的な断面図である。

【図25】図25(a)は、図22のG−G方向から見た第2光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図であり、図25(b)は、図22のH−H方向から見た第2光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図であり、図25(c)は、図22のI−I方向から見た第2光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を示す図である。

【図26】本発明の第2実施形態の第1変形例に係る光電変換素子の概略を説明する模式的平面図(上面図)である。

【図27】第2実施形態の第1変形例に係る光電変換素子の撮像領域の上方から見たX−Y面内の等電位線と、この等電位線の電位分布によって設定される電子の電荷輸送路を示す図である。

【図28】図27の等電位線の一部を拡大して示す図である。

【図29】第2実施形態の第1変形例に係る光電変換素子の伝導帯の下端部(底部)のポテンシャル分布を3次元メッシュ構造で示す図である。

【図30】本発明の第2実施形態の第2変形例に係る光電変換素子の概略構造を説明する模式的な断面図である。

【図31】本発明の第2実施形態の第3変形例に係る光電変換素子の概略を説明する模式的平面図(上面図)である。

【図32】本発明の第2実施形態の第4変形例に係る光電変換素子の概略を説明する模式的平面図(上面図)である。

選択図 図1出願人が指定した本件の代表的な図

1 半導体基板   2 素子形成層   3,3a 表面埋込領域   5 ピニング層   7 電位丘設定部   9 絶縁膜   13,13a n+領域   11 遮蔽板   15 選択回路   17 マイクロレンズ   21 水平シフトレジスタ   22 カラム並列折り返し積分/巡回型A/D変換器   23 垂直シフトレジスタ   24 電荷変調ドライバ   CA11,CA21,CA31,……,CA81 補助電極   CA12,CA22,CA32,……,CA82 補助電極   TX11,TX21,TX31,……,TX81 転送電極   TX12,TX22,TX32,……,TX82 転送電極   FD1〜FD8 第1電荷読出領域〜第8電荷読出領域   G1〜G8 第1電界制御電極〜第8電界制御電極   SD1〜SD8 第1電荷蓄積領域〜第8電荷蓄積領域(電荷排出領域)   RT1〜RT8 第1リセットトランジスタ〜第8リセットトランジスタ   SEL1〜SEL8 第1スイッチングトランジスタ〜第8スイッチングトランジスタ   D0,RD1〜RD8 電荷排出領域   TD0,TD1〜TD8 電荷排出電極   Xij 画素

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります