特開2022-43194IP Force 特許公報全文掲載

技術分野

本願は、集積回路及び印刷回路基板のバウンダリスキャンに関連する。

要約特許出願時に添付された[要約書]

【課題】全てのパッドのフルJTAG(Joint Test Action Group)バウンダリスキャンを可能にする。
【解決手段】集積回路(200)が、機能的回路要素(214)及びテスト回路要素(212)を含む。パッドのセット(P0~P4)が、テスト信号をテスト回路要素(212)に通信するために第1の状態で動作し得、入力/出力信号を機能的回路要素(214)に通信するため第2の状態で動作し得る。パッドのセット(P0~P4)とは異なる第2のセットのパッド(P5~P9)が、第2の状態においてパッドのセット(P0~P4)と関連する信号をテストするために、テスト信号をテスト回路要素(212)に通信するために第2の状態で動作し得る。
【選択図】図2A

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 従来のバウンダリスキャンアーキテクチャを有するIC10の電気的ブロック図を図示する。
【図2A】 例示の一実施例に従った及びJTAGテスト信号の第1のセットを受け取るための第1のスイッチされた状態における、IC200の電気的ブロック図を図示する。
【図2B】 図2の及びJTAGテスト信号の第2のセットを受け取るための第2のスイッチされた状態における、IC200の電気的ブロック図を図示する。
【図3】 IC200のオペレーションの例示の方法300のフローチャートを図示する。
【図4】 代替の例示の実施例のIC200’の電気的ブロック図を図示する。
【図5】 図4のIC200’におけるセルのために用いられ得るセルCXのための構造を図示する。

選択図 図2A出願人が指定した本件の代表的な図

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります