特開2024-161440IP Force 特許公報全文掲載

技術分野

電圧駆動型電力制御素子であるパワー半導体素子およびそのパワー半導体素子を駆動および保護する回路を備えた半導体装置

要約特許出願時に添付された[要約書]

【課題】パワー半導体素子の過熱状態と上位制御装置への過電流検出通知の誤りとを防ぐ。
【解決手段】論理回路10は、パワー半導体素子のオン動作を指示する入力信号と過電流検出回路160からの過電流検出信号との同時入力時に発振信号を作成する発振信号作成回路30、入力信号の入力時にパルスを生成するパルス生成回路40、パルスの入力時に過電流検出状態を保持するゲーテッドラッチ回路50、ゲーテッドラッチ回路50が保持する過電流検出状態に応じて発振信号作成回路30が作成した発振信号を反転または非反転に切り替えたカウンタ入力信号と発振信号を反転した反転信号とを出力する過電流モード切替回路60、およびカウンタ入力信号を分周して複数の分周信号にするとともに反転信号と分周信号とからパワー半導体素子を周期的にオンする出力信号を出力するタイミング決定回路70を含む。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、第1の動作例では、特に、入力信号INが入力される前に過電流が検出されている場合、図13(B)に示したように、Hレベルの入力信号INが入力された直後にメインMOSFET110がオン・オフしている。このため、AMP端子の信号AMPの幅が短いので、信号AMPを受けているマイコン200は、メインMOSFET110のオン動作を指示したことによる負荷電流ILを検出できないだけでなく過電流が検出されていることを知ることができない可能性がある。一方、第2の動作例では、入力信号INの入力後に過電流が検出される場合、図15(A)に示したように、通常の負荷電流が流れている状態からさらに過電流が流れる期間がある。このため、メインMOSFET110が過熱状態になりやすく、故障に至る可能性がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

の課題を解決するために、パワー半導体素子と、過電流検出回路と、過電流検出回路が過電流を検出したときにパワー半導体素子を短時間だけ周期的にオンする機能を有する論理回路とを備えた半導体装置が提供される。論理回路は、パワー半導体素子のオン動作を指示する入力信号と過電流検出回路からの過電流検出信号との同時入力時に発振信号を作成する発振信号作成回路と、入力信号の入力時にパルスを生成するパルス生成回・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

構成の半導体装置は、パワー半導体素子がオン動作しているときに過電流が検出されると、直ちにパワー半導体素子をオフ動作させるので、パワー半導体素子が過熱状態に至ることを防止することができる。また、パルス生成回路が少なくともパルスを出力している期間において過電流を検出している場合は、パワー半導体素子にオン信号を所定期間出力することで、上位制御装置への過電流検出通知の期間を十分に確保することができ、通知誤りを防ぐことができる。

本発明のおよび他の目的、特徴および利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明によるハイサイド型IPSの論理回路の構成例を示すブロック図である。
【図2】 入力回路およびパルス生成回路の例を示す回路図である。
【図3】 ゲーテッドラッチ回路の例を示す回路図である。
【図4】 過電流モード切替回路の例を示す回路図である。
【図5】 タイミング決定回路の例を示す回路図である。
【図6】 入力信号の入力後に過電流検出状態になったときの論理回路の動作を示すタイムチャートである。
【図7】 入力信号の入力前に過電流検出状態になったときの論理回路の動作を示すタイムチャートである。
【図8】 パルス生成回路がパルスを出力している期間に過電流検出状態になったときの論理回路の動作を示すタイムチャートである。
【図9】 従来のIPSの構成例を示す図である。
【図10】 過電流検出時の論理回路の機能の例を示すブロック図である。
【図11】 タイミング決定回路の例を示す図である。
【図12】 タイミング決定回路の第1の動作例のタイムチャートであって、(A)はオン動作中に過電流を検出したとき、(B)はオン動作前に過電流検出状態にあるときを示している。
【図13】 過電流を検出したときの第1の動作例の波形図であって、(A)はオン動作中に過電流を検出したとき、(B)はオン動作前に過電流検出状態にあるときを示している。
【図14】 タイミング決定回路の第2の動作例のタイムチャートであって、(A)はオン動作中に過電流を検出したとき、(B)はオン動作前に過電流検出状態にあるときを示している。
【図15】 過電流を検出したときの第2の動作例の波形図であって、(A)はオン動作中に過電流を検出したとき、(B)はオン動作前に過電流検出状態にあるときを示している。

選択図 図1出願人が指定した本件の代表的な図

10 論理回路 20 入力回路 21 シュミットトリガ回路 30 発振信号作成回路 40 パルス生成回路 41,42,43 MOSFET 44 コンデンサ 50 ゲーテッドラッチ回路 60 過電流モード切替回路 61,62 トランスミッションゲート 70 タイミング決定回路 160 過電流検出回路 INV11,INV12,INV13,INV14,INV15,INV16,INV17 インバータ回路 NAND11,NAND12,NAND13,NAND14,NAND15,NAND16,NAND17 ナンド回路 NOR11,NOR12 ノア回路 TFF11,TFF12,TFF13 Tフリップフロップ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります