公報発行日 2024年12月12
公報URL https://ipforce.jp/patent-jp-P_A1-2024-172878 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
【課題】半導体プロセスにおけるYIGの影響を低減するアイソレータ及びその製造方法並びに光スイッチ、光送受信器及びデータセンタを提供する。
【解決手段】アイソレータ10は、基板50と導波路20と絶縁層54と非相反性部材40とを備える。絶縁層54は、凹部30を有する。凹部30は、導波路20の少なくとも一部に重なって位置する。非相反性部材40は、凹部30に位置する。導波路20は、第1導波路21と第2導波路22とを含む。凹部30は、第1凹部31と第2凹部32とを含む。非相反性部材40は、第1凹部31に位置する第1非相反性部材と、第2凹部32に位置する第2非相反性部材とを含む。第1導波路21のうち第1非相反性部材に重なる部分における電磁波の伝搬方向と、第2導波路22のうち第2非相反性部材に重なる部分における電磁波の伝搬方向とが異なる。
【選択図】図1
本開示の一アイソレータ及びその製造方法によれば、半導体プロセスにおけるYIGの影響が低減され得る。
知財ポータルサイト IP Force にログインして確認する (無料)
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります