特開2025-140921IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特開2025-140921

技術分野

この発明は、半導体装置

要約特許出願時に添付された[要約書]

【課題】半導体材料とオーミックメタルが直に接触しても、ショットキーダイオードのしきい値を下回る電圧から導通可能で、定格動作時の順方向損失を低減できる半導体装置を提供する。
【解決手段】半導体装置は、第１導電型の半導体基板３０と、半導体基板３０の内部に設けられ、半導体基板の第１主面に露出された第１導電型領域１２と、第１導電型領域１２の表面領域に、第１導電型領域１２に接して選択的に設けられた第２導電型領域１３と、第２導電型領域にオーミック接合するシリサイド膜３３と、シリサイド膜３３に接し、かつ第１導電型領域１２とショットキー接合する電極１４と、を備える。シリサイド膜３３は第１導電型領域１２と接する接触領域３７を有する。
【選択図】図１

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、オーミックメタルを使用したダイオードチップを製造する際、パーティクル等の原因でオーミックメタル直下のｐ型半導体領域の形成が上手くいかなく、半導体材料とオーミックメタルが直に接触し、逆電圧印加時に大きな漏れ電流が流れる不良チップが形成される場合がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本開示の目的を達成するため、本開示にかかる半導体装置は、次の特徴を有する。半導体装置は、第１導電型の半導体基板と、前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、前記第１導電型領域の表面領域に、前記第１導電型領域に接して選択的に設けられた第２導電型領域と、前記第２導電型領域にオーミック接合するシリサイド膜と、前記シリサイド膜に接し、・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示にかかる半導体装置によれば、半導体材料とオーミックメタルが直に接触しても、ショットキーダイオードのしきい値を下回る電圧から導通可能で、定格動作時の順方向損失を低減できるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態にかかる半導体装置の構造を示す断面図である。
【図2】 実施の形態にかかる半導体装置の図１の領域Ｓの構造を示す斜視図である。
【図3】 活性領域のｐ+型領域の欠損幅と逆電圧印加時の動作を示す断面図である（その１）。
【図4】 活性領域のｐ+型領域の欠損幅と逆電圧印加時の動作を示す断面図である（その２）。
【図5】 活性領域のｐ+型領域の欠損幅と良品率との関係を示すグラフである。
【図6A】 実施の形態にかかる半導体装置の構造を示す平面図である。
【図6B】 実施の形態にかかる半導体装置の他の構造を示す平面図である。
【図7】 実施の形態にかかる半導体装置の他の構造を示す平面図である。
【図8】 実施の形態にかかる半導体装置の他の構造を示す平面図である。
【図9】 従来の半導体装置の構造を示す断面図である。
【図10】 従来の半導体装置のオーミックメタルを有する図９の領域Ｓの構造を示す斜視図である。

選択図 図1出願人が指定した本件の代表的な図

１０、１１０ 活性領域 １１、１１１ ｎ+型出発基板 １２、１１２ ｎ-型ドリフト領域 １３、１１３ ｐｎダイオードを構成するｐ+型領域 １４、１１４ おもて面電極 １５、１１５ フィールド酸化膜 １５ａ コンタクトホール １９、１１９ 裏面電極 ２０、１２０ エッジ終端領域 ２０ａ、１２０ａ つなぎ領域 ２１、１２１ ＪＴＥ構造を構成するｐ-型領域 ２２、１２２ ＪＴＥ構造を構成するｐ--型領域 ２３、１２３ ｎ+型チャネルストッパー領域 ２４、１２４ フィールドリミッティングリング（ＦＬＲ） ３０、１３０ 半導体基板 ３１、１３１ チタン膜 ３２、１３２ アルミニウム合金膜 ３３、１３３ ニッケルシリサイド膜 ３５ 漏れ電流 ３６ 空乏層 ３７ 接触領域 ４０、１４０ 炭化珪素半導体装置

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.