特開2026-159903IP Force 特許公報全文掲載

技術分野

技術分野は連想メモリを備えた半導体装置

要約特許出願時に添付された[要約書]

【課題】連想メモリは一つのメモリセル内の素子数が多く、一つのメモリセルの面積が大
きくなりやすい。そこで、一つのメモリセルの面積を小さくする。
【解決手段】読み出し用のトランジスタのチャネル容量(ゲート電極とチャネル形成領域
との間の容量)を用いて電荷の保持を行う。つまり、読み出し用のトランジスタを電荷保
持用のトランジスタとして兼用する。また、読み出し用且つ電荷保持用のトランジスタの
ゲートに電荷供給用のトランジスタのソース又はドレインの一方を電気的に接続する。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

連想メモリは一つのメモリセル内の素子数が多く、一つのメモリセルの面積が大きくな りやすい。

課題を解決するための手段[発明の詳細な説明]から抜粋

読み出し用のトランジスタのチャネル容量(ゲート電極とチャネル形成領域との間の容 量)を用いて電荷の保持を行う。

発明の効果[発明の詳細な説明]から抜粋

読み出し用のトランジスタのチャネル容量を用いて電荷の保持を行うことによって、一
つのメモリセルの面積を小さくすることができる。

読み出し用且つ電荷保持用のトランジスタには結晶性を有しシリコンを含有する半導体
を用い且つ電荷供給用のトランジスタには酸化物半導体を用いることによって、読み出し
速度を向上し且つ一つのメモリセルの面積を小さくすることができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 半導体装置の一例。
【図2】 半導体装置の一例。
【図3】 半導体装置の一例。
【図4】 半導体装置の一例。
【図5】 半導体装置の一例。
【図6】 半導体装置の作製方法の一例。
【図7】 半導体装置の作製方法の一例。
【図8】 半導体装置の作製方法の一例。
【図9】 半導体装置の作製方法の一例。
【図10】 半導体装置の作製方法の一例。
【図11】 半導体装置の作製方法の一例。
【図12】 半導体装置の作製方法の一例。
【図13】 半導体装置の作製方法の一例。
【図14】 半導体装置の作製方法の一例。
【図15】 半導体装置の作製方法の一例。
【図16】 実施例1におけるサンプルの初期特性。
【図17】 実施例1におけるサンプルのBT試験結果。
【図18】 実施例1におけるサンプルのBT試験結果。
【図19】 オフ電流と測定時の基板温度の関係。

選択図 図1出願人が指定した本件の代表的な図

11 トランジスタ 12 トランジスタ 21 トランジスタ 22 トランジスタ 23 トランジスタ 31 配線 32 配線 33 配線 34 配線 35 配線 101 基板 102 絶縁層 200 半導体層 210 半導体層 300 ゲート絶縁層 411 電極 412 電極 413 電極 421 電極 422 電極 423 電極 424 電極 510 サイドウォール 600 層間絶縁膜 711 酸化物半導体層 712 酸化物半導体層 800 ゲート絶縁層 811 ゲート電極 910 サイドウォール 1011 電極 1012 電極 1021 電極 1022 電極 1023 配線 1024 配線 1025 配線 1100 層間絶縁膜 1211 配線 1212 配線

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります