技術分野
情報処理装置、情報処理システム、情報処理方法、および情報処理プログラム
要約特許出願時に添付された[要約書]
【課題】I/Oベースユニットの登録基板情報の設定およびI/Oデータの処理を簡便化し、ユーザの設定ミスを低減することができる技術を提供すること。
【解決手段】情報処理装置は、情報処理装置に接続された、二重化されたI/Oベースユニットそれぞれの基板登録情報を記憶する記憶部と、I/Oベースユニットのうちの1つの基板登録情報に、I/Oベースユニットのうちの1つに入出力される信号と同一のデータが入出力される他のI/Oベースユニットとを紐付ける紐付け情報を付加し、1つのユーザ変数名を取得し、基板登録情報を参照し、1つのユーザ変数名に対応する仮想変数名をI/Oベースユニットそれぞれに割付ける、処理部と、を備える。
【選択図】 図1
発明が解決しようとする課題[発明の詳細な説明]から抜粋
従来、I/Oベースユニットを二重化する場合、A系I/OベースユニットおよびB系I/Oベースユニットの設定をユーザが個別に実施している。そのため、ユーザの労力が1つだけを設定するのと比較しておよそ2倍掛かるという問題がある。さらに、A系I/OデータまたはB系I/Oデータの入力および出力において、A系またはB系のいずれを採用するか、或いは異常時の処理などの処理に対して、ラダーソフトウェアを用いてユーザが個別に設定している。そのため、これらの設定にもユーザの労力が1つを設定するのと比較しておよそ2倍掛かるという問題もある。また、ユーザが手動設定するため、手間の分だけヒューマンエラーに起因した設定ミスが多くなってしまうという問題もある。
課題を解決するための手段[発明の詳細な説明]から抜粋
情報処理装置は、前記情報処理装置に接続された、二重化されたI/Oベースユニットそれぞれの基板登録情報を記憶する記憶部と、前記I/Oベースユニットのうちの1つの基板登録情報に、前記I/Oベースユニットのうちの1つに入出力される信号と同一のデータが入出力される他のI/Oベースユニットとを紐付ける紐付け情報を付加し、1つのユーザ変数名を取得し、前記基板登録情報を参照し、前記1つのユー・・・ 続きを
知財ポータルサイト IP Force にログインして見る
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
図1は、情報処理システムの概略構成の一例を示す図である。
【図2】
図2は、プライマリCPUベースユニット、セカンダリCPUベースユニット、A系I/Oベースユニット、およびB系I/Oベースユニットのハードウェア構成の一例を示した図である。
【図3】
図3は、情報処理システムにおけるデータの入出力処理動作の一例を示したフローチャートである。
【図4】
図4は、CPU基板のメモリに登録されたI/Oベースユニットの基板登録情報の一例を示す図である。
【図5】
図5は、登録された変数名・変数コメントの一例を示す図である。
【図6】
図6は、データの入力選択処理および出力選択処理の一例を示した図である。
【図7】
図7は、I/OベースユニットのI/O縮退シミュレーション実施の際の一例を示した図である。
100…情報処理システム
10…CPUベースユニット
10a…プライマリCPUベースユニット
10b…セカンダリCPUベースユニット
11、11a、11b…CPU基板
12、12a、12b…インタフェース基板
13、13a、13b…電源基板
20…I/Oベースユニット
20a…A系I/Oベースユニット
20b…B系I/Oベースユニット
21、21a、21b…I/Oモジュール
211…デジタル入力基板
212…デジタル入力基板
213…アナログ入力基板
214…アナログ入力基板
215…デジタル出力基板
216…デジタル出力基板
217…アナログ出力基板
218…基板
22、22a、22b…インタフェース基板
23、23a、23b…電源基板
30a…A系インタフェースケーブル
30b…B系インタフェースケーブル
41…A系I/Oベースユニット縮退シミュレーションモード
42…B系I/Oベースユニット縮退シミュレーションモード
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録