［詳細な説明］ 以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。 以下の詳細な説明は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な説明は、本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を制限することを意図しない。 本開示における「第１」、「第２」、「第３」等の用語は、単にラベルを付して用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。 本開示において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。 本開示において使用される「Ａの寸法（距離）がＢの寸法（距離）と等しい」または「Ａの寸法（距離）とＢの寸法（距離）とが互いに等しい」とは、Ａの寸法（距離）とＢの寸法（距離）との差が例えばＡの寸法（距離）の１０％以内の関係も含む。 ＜第１実施形態＞ ［窒化物半導体装置の外観構造］ 図１を参照して、第１実施形態の窒化物半導体装置１０の外観構造について説明する。図１は、第１実施形態の窒化物半導体装置１０の平面構造を模式的に示している。 なお、本開示では、図中に示された互いに直交するＸＹＺ軸に基づいて構成部材を説明する場合がある。ここで、Ｘ軸に沿う方向を「Ｘ方向」とし、Ｙ軸に沿う方向を「Ｙ方向」とし、Ｚ軸に沿う方向を「Ｚ方向」とする。また、本開示において使用される「平面視」という用語は、Ｚ方向に窒化物半導体装置１０を視ることをいう。また、Ｘ方向は「第１方向」の一例であり、Ｙ方向は「第２方向」の一例である。 図１に示す窒化物半導体装置１０は、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）として構成されている。窒化物半導体の代表例は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、および窒化インジウム（ＩｎＮ）であり、一般には、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表すことができる。窒化物半導体装置１０は、Ｚ方向を厚さ方向とする平板状である。窒化物半導体装置１０は、平面視において四角形状である。窒化物半導体装置１０は、平面視においてセル領域１１と、セル領域１１を囲む外周領域１２と、を含む。セル領域１１は、平面視において二点鎖線で示す四角形状である。セル領域１１は、窒化物半導体装置１０のうちトランジスタが設けられる領域である。外周領域１２は、平面視において四角環状である。なお、セル領域１１および外周領域１２のそれぞれの平面視における形状は任意に変更可能である。 窒化物半導体装置１０は、半導体層２０を含む。半導体層２０は、Ｚ方向を厚さ方向とする平板状である。半導体層２０は、平面視において四角形状である。半導体層２０は、第１面２０Ｓと、第１面２０Ｓとは反対側の第２面２０Ｒ（図２参照）と、第１面２０Ｓと第２面２０Ｒとを接続する第１～第４側面２０Ａ～２０Ｄと、を含む。第１側面２０Ａおよび第２側面２０Ｂは、半導体層２０のＸ方向の両端面を構成している。第３側面２０Ｃおよび第４側面２０Ｄは、半導体層２０のＹ方向の両端面を構成している。 窒化物半導体装置１０は、半導体層２０の第１面２０Ｓの上に設けられた絶縁層３０を備える。絶縁層３０は、セル領域１１および外周領域１２の双方にわたり設けられている。絶縁層３０は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、および酸化アルミニウム（Ａｌ２Ｏ３）のうち少なくとも１つを含んでよい。絶縁層３０は、単一の絶縁層によって構成されていてもよいし、複数の絶縁層の積層構造であってもよい。第１実施形態では、絶縁層３０は、互いに材料が異なる複数の絶縁層の積層構造である。なお、絶縁層３０の詳細な構成については、窒化物半導体装置１０の断面構造を用いて後述する。 窒化物半導体装置１０は、半導体層２０の第１面２０Ｓの上に設けられたドレインパッド４１、ソースパッド４２、およびゲートパッド４３を含む。ドレインパッド４１、ソースパッド４２、およびゲートパッド４３は、Ｚ方向において第１面２０Ｓに対して第２面２０Ｒとは反対側に第１面２０Ｓから離隔して配置されている。一例では、ドレインパッド４１、ソースパッド４２、およびゲートパッド４３は、絶縁層３０に設けられている。ドレインパッド４１およびソースパッド４２の双方は、平面視においてセル領域１１と重なる位置に設けられている。ゲートパッド４３は、平面視において外周領域１２と少なくとも部分的に重なる位置に設けられている。図１に示す例では、ゲートパッド４３は、平面視においてセル領域１１および外周領域１２の双方に重なる位置に設けられている。なお、ゲートパッド４３の位置は任意に変更可能である。一例では、ゲートパッド４３は、平面視において外周領域１２と重なり、かつセル領域１１とは重ならない位置に設けられていてもよい。 ドレインパッド４１およびソースパッド４２は、Ｘ方向に並んでいる。ドレインパッド４１およびソースパッド４２の各々は、Ｙ方向が長辺方向となり、Ｘ方向が短辺方向となる略四角形状である。セル領域１１の大部分は、ドレインパッド４１およびソースパッド４２の双方によって覆われている。なお、ドレインパッド４１およびソースパッド４２の平面視における形状および面積はそれぞれ任意に変更可能である。また、ドレインパッド４１およびソースパッド４２の位置関係は任意に変更可能である。 ゲートパッド４３は、複数設けられている。第１実施形態では、２つのゲートパッド４３は、Ｘ方向において互いに離隔して配置されている。２つのゲートパッド４３のＸ方向の間には、ドレインパッド４１およびソースパッド４２の双方が位置している。２つのゲートパッド４３は、平面視において半導体層２０のＹ方向の中央に位置している。各ゲートパッド４３は、平面視において四角形状である。平面視において、各ゲートパッド４３の面積は、ドレインパッド４１の面積およびソースパッド４２の面積よりも小さい。 ドレインパッド４１、ソースパッド４２、およびゲートパッド４３は、導電材料によって構成されている。この導電材料としては、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、アルミニウム合金、銅合金、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、および窒化タンタル（ＴａＮ）のうち少なくとも１つを含んでよい。ドレインパッド４１、ソースパッド４２、およびゲートパッド４３は、単一の金属層によって構成されていてもよいし、複数の金属層の積層構造であってもよい。一例では、ドレインパッド４１、ソースパッド４２、およびゲートパッド４３は、互いに同じ導電材料によって構成されている。 ［半導体層の断面構造］ 図２を参照して、半導体層２０の断面構造について説明する。図２は、図１のＦ２－Ｆ２線で窒化物半導体装置１０を切断した断面構造を模式的に示している。 半導体層２０は、半導体基板２１、バッファ層２２、電子走行層２３、および電子供給層２４を含む。半導体層２０は、半導体基板２１、バッファ層２２、電子走行層２３、および電子供給層２４がこの順に積層された積層構造であるといえる。バッファ層２２、電子走行層２３、および電子供給層２４は、窒化物半導体によって構成されている。 半導体基板２１は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、サファイア、または他の基板材料によって構成され得る。一例では、半導体基板２１はＳｉ基板である。半導体基板２１は、半導体層２０の第２面２０Ｒを構成している。半導体基板２１の厚さは、例えば２００μｍ以上１５００μｍ以下とすることができる。なお、Ｚ方向は、半導体基板２１の厚さ方向に対応する。 バッファ層２２は、半導体基板２１と電子走行層２３との間の熱膨張係数の不整合によるウエハ反りおよびクラックの発生を抑制することができる任意の材料によって構成され得る。バッファ層２２は、１つまたは複数の窒化物半導体層を含み得る。バッファ層２２は、窒化アルミニウムガリウム（ＡｌＧａＮ）を含む材料によって構成されている。バッファ層２２は、例えばＡｌＧａＮ層、および異なるＡｌ組成を有するグレーデッドＡｌＧａＮ層のうち少なくとも１つを含む。例えば、バッファ層２２は、単一のＡｌＧａＮ層、ＡｌＧａＮ／ＧａＮ超格子構造を有する層、ＡｌＮ／ＡｌＧａＮ超格子構造を有する層、またはＡｌＮ／ＧａＮ超格子構造を有する層によって構成され得る。バッファ層２２は、組成の異なる複数のＡｌＧａＮ層を含んでよい。 なお、バッファ層２２におけるリーク電流を抑制するために、バッファ層２２の一部に不純物を導入してバッファ層２２を半絶縁性にしてもよい。この場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）である。 電子走行層２３は、半導体基板２１の上に位置している。一例では、電子走行層２３は、バッファ層２２の上に位置している。電子走行層２３は、バッファ層２２に接している。電子走行層２３は、例えばＧａＮ層であってよい。電子走行層２３は、１つまたは複数の窒化物半導体層を含み得る。また、電子走行層２３におけるリーク電流を抑制するために、電子走行層２３の一部にアクセプタ型不純物を導入して電子走行層２３の表層領域以外を半絶縁性にしたドープ層（図示略）を含んでもよい。ドープ層は、アクセプタ型不純物がドープされたＧａＮを含む材料によって構成されているともいえる。この場合、アクセプタ型不純物は、例えばＣである。ドープ層は、バッファ層２２上に設けられている。一例では、ドープ層は、Ｚ方向において電子走行層２３のうちバッファ層２２寄りに設けられている。一例では、ドープ層は、バッファ層２２と接している。 電子供給層２４は、電子走行層２３の上に位置している。一例では、電子供給層２４は、電子走行層２３に接している。電子供給層２４は、半導体層２０の第１面２０Ｓを構成している。電子供給層２４は、電子走行層２３よりも大きなバンドギャップを有する窒化物半導体によって構成されている。電子供給層２４は、例えばＡｌＧａＮ層であってよい。Ａｌ組成が大きいほどバンドギャップが大きくなるため、ＡｌＧａＮ層である電子供給層２４は、ＧａＮ層である電子走行層２３よりも大きなバンドギャップを有する。一例では、電子供給層２４は、Ａｌ組成比ｘのＡｌｘＧａ１－ｘＮによって構成されている。この場合、Ａｌ組成比ｘは、０．１＜ｘ＜０．４であり、より好ましくは、０．１＜ｘ＜０．３である。電子供給層２４の厚さは、電子走行層２３の厚さよりも薄くてよい。 電子走行層２３と電子供給層２４とは、バルク領域において異なる格子定数を有する。したがって、電子走行層２３を構成する窒化物半導体（例えばＧａＮ）と電子供給層２４を構成する窒化物半導体（例えばＡｌＧａＮ）とは、格子不整合系のヘテロ接合を構成する。電子走行層２３および電子供給層２４の自発分極と、電子走行層２３のヘテロ接合部が受ける圧縮応力に起因するピエゾ分極とによって、電子走行層２３と電子供給層２４との間のヘテロ接合界面付近における電子走行層２３の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層２３と電子供給層２４とのヘテロ接合界面に近い位置（例えば界面から数ｎｍ程度の距離）の電子走行層２３内に二次元電子ガス（２ＤＥＧ）２５が広がっている。 ［セル領域の構成］ 図３～図５を参照して、セル領域１１の構成について説明する。 図３は、図２の窒化物半導体装置１０のうちセル領域１１の一部を拡大した断面構造を模式的に示している。図４は、図１の窒化物半導体装置１０からドレインパッド４１、ソースパッド４２、およびゲートパッド４３を省略した状態の平面構造を模式的に示している。図５は、図４の窒化物半導体装置１０から後述するドレイン配線５１、ソース配線５２、およびゲート配線５３を省略した状態の平面構造を模式的に示している。 図５に示すように、窒化物半導体装置１０は、セル領域１１に設けられたトランジスタセルＴｒを含む。図５に示す例では、窒化物半導体装置１０は、４つのトランジスタセルＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４を含む。なお、以下の説明において、トランジスタセルＴｒ１～Ｔｒ４を互いに区別しない場合には、単にトランジスタセルＴｒと称する。図５に示す例では、図面の理解を容易にするため、窒化物半導体装置１０は、４つのトランジスタセルＴｒを含むものとして示しているが、窒化物半導体装置１０は、数十個～数千個のトランジスタセルＴｒを含むことによってパワートランジスタ（電力スイッチング用トランジスタ）として構成されている。 ４つのトランジスタセルＴｒ１～Ｔｒ４は、Ｘ方向およびＹ方向において互いに離隔して設けられている。トランジスタセルＴｒ１，Ｔｒ２はＹ方向に並んでおり、トランジスタセルＴｒ３，Ｔｒ４はＹ方向に並んでいる。トランジスタセルＴｒ１，Ｔｒ２と、トランジスタセルＴｒ３，Ｔｒ４とは、Ｘ方向に並んでいる。トランジスタセルＴｒ１～Ｔｒ４は互いに同じ構成である。このため、以下では、トランジスタセルＴｒ１の構成について説明し、トランジスタセルＴｒ２～Ｔｒ４の構成の説明を省略する。 図３に示すように、窒化物半導体装置１０（トランジスタセルＴｒ１）は、ゲート層２６、ドレイン電極２７、ソース電極２８、およびゲート電極２９を備える。一例では、ゲート層２６、ドレイン電極２７、ソース電極２８、およびゲート電極２９は、半導体層２０の第１面２０Ｓの上に設けられている。 ゲート層２６は、電子供給層２４の上に部分的に位置している。ゲート層２６は、電子供給層２４と接している。ゲート層２６は、窒化物半導体によって構成されている。一例では、ゲート層２６は、電子供給層２４よりも小さなバンドギャップを有し、かつアクセプタ型不純物を含む窒化物半導体によって構成されている。一例では、ゲート層２６は、アクセプタ型不純物がドープされたＧａＮ（ｐ型ＧａＮ層）である。アクセプタ型不純物は、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、およびＣのうち少なくとも１つであってよい。一例では、ゲート層２６の不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である。また一例では、ゲート層２６の不純物濃度は、２×１０１８ｃｍ－３以上５×１０１８ｃｍ－３以下である。なお、ゲート層２６の不純物濃度は任意に変更可能である。 ゲート電極２９は、ゲート層２６の上に位置している。ゲート電極２９は、ゲート層２６と接している。ゲート電極２９は、例えばゲート層２６とショットキー接合する性質をもつ材料によって構成され得る。これにより、ゲート電極２９とゲート層２６とは、ショットキー接合されている。 ゲート電極２９は、１つまたは複数の金属層を含んでよい。一例では、ゲート電極２９は、ゲート層２６と接触する部分である第１金属層と、第１金属層の上に設けられた第２金属層とによって構成されていてもよい。第１金属層は、ゲート層２６とショットキー接合する性質を持つ材料によって構成され得る。一例では、第１金属層は、ＴｉＮ、ＴａＮ（窒化タンタル）、ＷＮ（窒化タングステン）、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉ、およびＷＳｉＮのうち少なくとも１つを含む。一例では、第１金属層は、ＴｉＮを含む。一例では、第２金属層は、Ｔｉを含む。 ゲート層２６およびゲート電極２９は、絶縁層３０によって覆われている。一例では、絶縁層３０は、電子供給層２４と接する第１絶縁層３１を含む。第１絶縁層３１は、ゲート層２６およびゲート電極２９を覆っている。第１絶縁層３１は、例えばパッシベーション層である。第１絶縁層３１は、例えばＳｉＯ２、ＳｉＮ、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうち１つまたは任意の組み合わせによって構成され得る。第１絶縁層３１は、電子供給層２４の上面（半導体層２０の第１面２０Ｓ）の一部をそれぞれ露出させるソース開口３１Ａおよびドレイン開口３１Ｂを含む。ソース開口３１Ａおよびドレイン開口３１Ｂは、Ｘ方向において互いに離隔して設けられている。 ドレイン電極２７は、ドレイン開口３１Ｂを通して電子供給層２４に接している。ソース電極２８は、ソース開口３１Ａを通して電子供給層２４に接している。このように、ドレイン電極２７およびソース電極２８は、電子供給層２４の上に位置している。ドレイン電極２７およびソース電極２８は、Ｘ方向において互いに離隔している。ゲート電極２９およびゲート層２６の双方は、Ｘ方向においてドレイン電極２７とソース電極２８との間に位置している。ドレイン電極２７およびソース電極２８の双方は、電子供給層２４（２ＤＥＧ２５）とオーミック接触を形成している。 ドレイン電極２７は、ドレイン開口３１Ｂ内に設けられたドレインコンタクト２７Ａと、第１絶縁層３１上に設けられたドレインフランジ２７Ｂと、を含む。ドレインコンタクト２７Ａおよびドレインフランジ２７Ｂは、例えば一体化されている。ドレインコンタクト２７Ａは、電子供給層２４に接している。 ソース電極２８は、ソース開口３１Ａ内に設けられたソースコンタクト２８Ａと、第１絶縁層３１上に設けられたソースフランジ２８Ｂと、を含む。ソース電極２８には、例えばソースフィールドプレート２８Ｃが設けられていてもよい。ソースコンタクト２８Ａ、ソースフランジ２８Ｂ、およびソースフィールドプレート２８Ｃは、例えば一体化されている。ソースコンタクト２８Ａは、電子供給層２４に接している。ソースフィールドプレート２８Ｃは、例えば第１絶縁層３１上に設けられている。ソースフィールドプレート２８Ｃは、例えば平面視においてゲート電極２９およびゲート層２６の双方を覆うようにソースフランジ２８Ｂからドレイン電極２７に向けて延びている。一方、ソースフィールドプレート２８Ｃは、Ｘ方向においてドレイン電極２７から離隔している。一例では、ソースフィールドプレート２８Ｃとソースフランジ２８Ｂとの境界を二点鎖線で示している。 ドレイン電極２７およびソース電極２８は、１つまたは複数の金属層を含む。一例では、ドレイン電極２７およびソース電極２８は、Ｔｉ、ＴｉＮ、Ａｌ、アルミニウムシリコン銅（ＡｌＳｉＣｕ）、およびアルミニウム銅（ＡｌＣｕ）のうち１つまたは任意の組み合わせによって構成され得る。一例では、ドレイン電極２７およびソース電極２８は、電子供給層２４に接する第１金属層と、第２金属層に積層された第２金属層と、第２金属層に積層された第３金属層と、第３金属層に積層された第４金属層とによって構成されている。第１金属層は例えばＴｉ層であり、第２金属層は例えばＡｌ層であり、第３金属層は例えばＴｉ層であり、第４金属層は例えばＴｉＮ層である。 図５に示すように、ドレイン電極２７のドレインコンタクト２７Ａおよびソース電極２８のソースコンタクト２８Ａの双方は、平面視においてＹ方向に延びる帯状である。ドレイン電極２７およびソース電極２８はそれぞれ複数設けられている。複数のドレイン電極２７および複数のソース電極２８は、トランジスタセルＴｒ１～Ｔｒ４に対応して配置されている。トランジスタセルＴｒ１，Ｔｒ３に対応する複数のドレイン電極２７および複数のソース電極２８は、Ｘ方向において互いに離隔して配置されている。トランジスタセルＴｒ２，Ｔｒ４に対応する複数のドレイン電極２７および複数のソース電極２８は、Ｘ方向において互いに離隔して配置されている。トランジスタセルＴｒ１，Ｔｒ３に対応する複数のドレイン電極２７および複数のソース電極２８と、トランジスタセルＴｒ２，Ｔｒ４に対応する複数のドレイン電極２７および複数のソース電極２８とは、Ｙ方向において互いに離隔して配置されている。なお、複数のソース電極２８は、ソースフィールドプレート２８Ｃ（図３参照）によって一体化されてもよい。この場合、ソース電極２８は単数であってよい。 ゲート層２６およびゲート電極２９の双方は、平面視においてドレイン電極２７を囲む環状である。一例では、窒化物半導体装置１０は、トランジスタセルＴｒ１，Ｔｒ２に共通化したゲート層２６およびゲート電極２９と、トランジスタセルＴｒ３，Ｔｒ４に共通化したゲート層２６およびゲート電極２９と、を備える。ゲート層２６およびゲート電極２９の双方は、Ｘ方向においてソース電極２８と隣り合う位置に配置されている。図３に示すように、ゲート層２６およびゲート電極２９の双方は、Ｘ方向においてドレイン開口３１Ｂよりもソース開口３１Ａの近くに位置している。 図５に示すように、ゲート層２６およびゲート電極２９の各々は、環状部分２６Ａ，２９Ａおよび接続部分２６Ｂ，２９Ｂを含む。 環状部分２６Ａ，２９Ａは、トランジスタセルＴｒ１～Ｔｒ４に対応して配置されている。詳細には、ゲート層２６およびゲート電極２９の各々の環状部分２６Ａ，２９Ａは、トランジスタセルＴｒ１～Ｔｒ４に対して１つずつ設けられている。 接続部分２６Ｂ，２９Ｂは、Ｙ方向に隣り合う環状部分２６Ａ，２９Ａを接続している。このため、接続部分２６Ｂ，２９Ｂは複数（図５に示す例では２つ）設けられている。詳細には、１つの接続部分２６Ｂは、トランジスタセルＴｒ１に対応する環状部分２６ＡとトランジスタセルＴｒ２に対応する環状部分２６Ａとを接続している。別の１つの接続部分２６Ｂは、トランジスタセルＴｒ３に対応する環状部分２６ＡとトランジスタセルＴｒ４に対応する環状部分２６Ａとを接続している。１つの接続部分２９Ｂは、トランジスタセルＴｒ１に対応する環状部分２９ＡとトランジスタセルＴｒ２に対応する環状部分２９Ａとを接続している。別の１つの接続部分２９Ｂは、トランジスタセルＴｒ３に対応する環状部分２９ＡとトランジスタセルＴｒ４に対応する環状部分２９Ａとを接続している。複数の接続部分２６Ｂ，２９Ｂは、平面視においてＸ方向に離隔して配置されている。 図３に示すように、ドレイン電極２７およびソース電極２８の双方は、絶縁層３０によって覆われている。一例では、絶縁層３０は、ドレイン電極２７およびソース電極２８を覆う第２絶縁層３２を含む。第２絶縁層３２は、第１絶縁層３１の上に設けられている。第２絶縁層３２は、例えば層間膜である。第２絶縁層３２は、例えばＳｉＯ２によって構成され得る。 アクセプタ型不純物を含む窒化物半導体によってゲート層２６が構成された構造では、ゲート電極２９に電圧が印加されていないゼロバイアス時にゲート層２６の直下の領域における２ＤＥＧ２５が空乏化することによって導電経路（チャネル）が遮断される。これにより、ゲートしきい値電圧が正の値となるノーマリオフ型のＨＥＭＴが実現される。そして、適切な電圧（オン電圧）がゲート電極２９に印加されると、ゲート層２６直下の電子走行層２３の領域に２ＤＥＧ２５によるチャネルが形成されてソース－ドレイン間が導通する。 図４に示すように、窒化物半導体装置１０は、トランジスタセルＴｒ１～Ｔｒ４と電気的に接続されたドレイン配線５１、ソース配線５２、およびゲート配線５３を含む。ドレイン配線５１、ソース配線５２、およびゲート配線５３は、半導体層２０の第１面２０Ｓの上に設けられている。ドレイン配線５１、ソース配線５２、およびゲート配線５３の各々は、絶縁層３０に埋め込まれている。一例では、ドレイン配線５１、ソース配線５２、およびゲート配線５３の各々は、第２絶縁層３２の上に設けられている。なお、図４では、便宜上、絶縁層３０の一部を省略している。 図３および図４に示すように、絶縁層３０は、ドレイン配線５１、ソース配線５２、およびゲート配線５３の各々を覆う第３絶縁層３３を含む。このように、ドレイン配線５１、ソース配線５２、およびゲート配線５３の各々は、第２絶縁層３２および第３絶縁層３３によって挟み込まれている。一例では、ドレイン配線５１、ソース配線５２、およびゲート配線５３は、Ｚ方向において互いに同じ位置に配置されている。 図４に示すように、ドレイン配線５１およびソース配線５２は、それぞれ複数設けられている。複数のドレイン配線５１および複数のソース配線５２は、Ｙ方向において１つずつ交互に配置されている。各ドレイン配線５１および各ソース配線５２は、平面視においてＸ方向に延びる帯状である。各ソース配線５２のＸ方向の長さは、各ドレイン配線５１のＸ方向の長さよりも長い。一例では、各ドレイン配線５１は、セル領域１１に配置される一方、外周領域１２に配置されていない。各ソース配線５２は、セル領域１１をＸ方向に貫通して外周領域１２まで延びている。複数のソース配線５２は、ソース接続配線５４によって互いに電気的に接続されている。ソース接続配線５４は、複数のソース配線５２のＸ方向の両端部に位置している。このように、２つのソース接続配線５４は、それぞれ外周領域１２に位置している。ドレイン配線５１およびソース配線５２は、トランジスタセルＴｒ１，Ｔｒ３に対して共通するように設けられ、かつトランジスタセルＴｒ２，Ｔｒ４に対して共通するように設けられている。つまり、ドレイン配線５１およびソース配線５２は、トランジスタセルＴｒ１，Ｔｒ３とトランジスタセルＴｒ２，Ｔｒ４とに対して個別に設けられている。 ゲート配線５３は、トランジスタセルＴｒ１～Ｔｒ４に対して共通するように設けられている。ゲート配線５３は、Ｙ方向においてトランジスタセルＴｒ１とトランジスタセルＴｒ２との間、トランジスタセルＴｒ３とトランジスタセルＴｒ４との間に位置している。ゲート配線５３は、平面視においてＸ方向に延びる帯状である。ゲート配線５３は、セル領域１１をＸ方向に貫通して外周領域１２まで延びている。ゲート配線５３のＸ方向の長さは、ソース配線５２のＸ方向の長さよりも長い。一例では、ゲート配線５３の幅ＷＧＢは、ゲート電極２９の幅ＷＧＡ（図３参照）よりも大きい。ゲート電極２９の幅ＷＧＡは、平面視においてゲート電極２９の環状部分２９Ａが延びる方向と直交する方向の寸法である。ゲート配線５３の幅ＷＧＢは、平面視においてゲート配線５３が延びる方向（図４ではＸ方向）と直交する方向（図４ではＹ方向）の寸法である。 ドレイン配線５１、ソース配線５２、ゲート配線５３、およびソース接続配線５４は、Ｔｉ、ＴｉＮ、Ａｌ、ＡｌＳｉＣｕ、およびＡｌＣｕのうち１つまたは任意の組み合わせによって構成され得る。一例では、ドレイン配線５１、ソース配線５２、ゲート配線５３、およびソース接続配線５４は、互いに同じ材料によって構成されていてもよい。 ドレイン配線５１は、ドレインビア６１によってドレイン電極２７と電気的に接続されている。ソース配線５２は、ソースビア６２によってソース電極２８と電気的に接続されている。ゲート配線５３は、ゲートビア６３によってゲート電極２９と電気的に接続されている。ドレインビア６１、ソースビア６２、およびゲートビア６３の各々は、第２絶縁層３２をＺ方向に貫通している。ドレインビア６１、ソースビア６２、およびゲートビア６３は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって埋め込まれていてよい。 第３絶縁層３３（図２参照）の上には、図１に示すドレインパッド４１、ソースパッド４２、およびゲートパッド４３が設けられている。ドレインパッド４１、ソースパッド４２、およびゲートパッド４３は、保護層３４によって部分的に覆われている。保護層３４は、ドレインパッド４１を開口する第１開口と、ソースパッド４２を開口する第２開口と、ゲートパッド４３を開口する第３開口と、を有する。一例では、保護層３４は、無機絶縁膜と有機絶縁膜との積層構造によって構成されている。無機絶縁膜は、例えばＳｉＯ２、ＳｉＮ、およびＳｉＯＮのうち少なくとも１つを含んでよい。有機絶縁膜は、例えば感光性樹脂を含んでよい。感光性樹脂の一例は、ポリイミド（ＰＩ）である。 図１に示すように、窒化物半導体装置１０は、ドレインパッドビア６４、ソースパッドビア６５、およびゲートパッドビア６６を備える。ドレインパッドビア６４およびソースパッドビア６５の双方は、セル領域１１に設けられている。ゲートパッドビア６６は、外周領域１２に設けられている。ドレインパッドビア６４およびソースパッドビア６５は、Ｘ方向において互いにずれて位置している。 ドレインパッドビア６４は、ドレイン配線５１とドレインパッド４１とを接続している。ドレインパッドビア６４は、複数のドレイン配線５１に対応して複数設けられている。一例では、ドレインパッドビア６４は、１つのドレイン配線５１に対して複数設けられている。 ソースパッドビア６５は、ソース配線５２とソースパッド４２とを接続している。ソースパッドビア６５は、複数のソース配線５２に対応して複数設けられている。一例では、ソースパッドビア６５は、１つのソース配線５２に対して複数設けられている。 ゲートパッドビア６６は、ゲート配線５３とゲートパッド４３とを接続している。ゲートパッドビア６６は、複数のゲートパッド４３に対応して複数設けられている。一例では、ゲートパッドビア６６は、１つのゲートパッド４３に対して複数設けられている。 ドレインパッドビア６４、ソースパッドビア６５、およびゲートパッドビア６６は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって埋め込まれていてよい。ドレインパッドビア６４、ソースパッドビア６５、およびゲートパッドビア６６は、互いに同じ導電材料によって埋め込まれていてよい。ドレインパッドビア６４、ソースパッドビア６５、およびゲートパッドビア６６は、ドレインビア６１、ソースビア６２、およびゲートビア６３と同じ導電材料によって埋め込まれていてもよい。なお、ドレインパッドビア６４、ソースパッドビア６５、およびゲートパッドビア６６の各々の個数は任意に変更可能である。 ［外周領域の構成］ 図４～図６を参照して、外周領域１２の構成について説明する。図６は、図２の窒化物半導体装置１０のうち外周領域１２およびその周辺を拡大した断面構造を模式的に示している。 図６に示すように、窒化物半導体装置１０は、外周領域１２に位置する窒化物半導体層７１および第１外周電極７３と、窒化物半導体層７１の上に位置する第２外周電極７２と、を備える。第１実施形態では、窒化物半導体層７１および第１外周電極７３の双方は、電子供給層２４の上に位置している。一例では、窒化物半導体層７１および第１外周電極７３の双方は、電子供給層２４と接している。第１外周電極７３は、電子供給層２４（２ＤＥＧ２５）とオーミック接触を形成している。一例では、第１外周電極７３のＺ方向の位置は、ドレイン電極２７のＺ方向の位置と同じである。また、窒化物半導体層７１および第１外周電極７３のＺ方向の位置は、ゲート層２６のＺ方向の位置と同じである。窒化物半導体層７１および第１外周電極７３は、Ｘ方向において離隔して配置されている。第１実施形態では、窒化物半導体層７１は、平面視において第１外周電極７３よりもセル領域１１寄りに位置している。一例では、窒化物半導体層７１は、Ｘ方向において、セル領域１１における複数のゲート層２６のうち最も外周領域１２に近いゲート層２６よりも第１外周電極７３の近くに配置されている。つまり、Ｘ方向における窒化物半導体層７１と第１外周電極７３との間の距離は、Ｘ方向における窒化物半導体層７１とゲート層２６との間の距離よりも短い。 窒化物半導体層７１は、窒化物半導体によって構成されている。一例では、窒化物半導体層７１は、電子供給層２４よりも小さなバンドギャップを有し、かつアクセプタ型不純物を含む窒化物半導体によって構成されている。一例では、窒化物半導体層７１は、アクセプタ型不純物がドープされたＧａＮ（ｐ型ＧａＮ層）である。アクセプタ型不純物は、Ｍｇ、Ｚｎ、およびＣのうち少なくとも１つであってよい。一例では、窒化物半導体層７１の不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である。また一例では、窒化物半導体層７１の不純物濃度は、２×１０１８ｃｍ－３以上５×１０１８ｃｍ－３以下である。一例では、窒化物半導体層７１の不純物濃度は、ゲート層２６の不純物濃度と等しくてよい。なお、窒化物半導体層７１の不純物濃度は任意に変更可能である。一例では、窒化物半導体層７１の不純物濃度とゲート層２６の不純物濃度とは互いに異なっていてもよい。 一例では、窒化物半導体層７１の不純物濃度は、ゲート層２６の不純物濃度と等しくてよい。窒化物半導体層７１は、セル領域１１のトランジスタ（トランジスタセルＴｒ１～Ｔｒ４）と２ＤＥＧ２５を通して電気的に接続されている。窒化物半導体層７１の厚さＴＳは、ゲート層２６の厚さＴＧと等しくてよい。一例では、窒化物半導体層７１の幅ＷＳは、ゲート層２６の幅ＷＧと等しくてよい。なお、窒化物半導体層７１の幅ＷＳは任意に変更可能である。一例では、窒化物半導体層７１の幅ＷＳは、ゲート層２６の幅ＷＧよりも小さくてもよい。別の例では、窒化物半導体層７１の幅ＷＳは、ゲート層２６の幅ＷＧよりも大きくてもよい。 図５に示すように、窒化物半導体層７１は、平面視において環状である。一例では、窒化物半導体層７１は、平面視において四角環状である。一例では、四角環状の窒化物半導体層７１の４つのコーナ部分は、外方に向けて凸となる湾曲状である。窒化物半導体層７１は、平面視においてセル領域１１を囲んでいる。 環状の窒化物半導体層７１の上に位置する第２外周電極７２は、平面視において環状である。一例では、第２外周電極７２は、平面視において四角環状である。一例では、四角環状の第２外周電極７２の４つのコーナ部分は、外方に向けて凸となる湾曲状である。第２外周電極７２は、平面視においてセル領域１１を囲んでいる。 図６に示すように、第２外周電極７２の幅ＷＳＡは、ゲート電極２９の幅ＷＧＡと等しい。第２外周電極７２の幅ＷＳＡは、第２外周電極７２のうち後述する拡幅部７２Ａ以外の部分の幅である。なお、第２外周電極７２の幅ＷＳＡは任意に変更可能である。一例では、第２外周電極７２の幅ＷＳＡは、ゲート電極２９の幅ＷＧＡよりも小さくてもよい。別の例では、第２外周電極７２の幅ＷＳＡは、ゲート電極２９の幅ＷＧＡよりも大きくてもよい。 第２外周電極７２は、窒化物半導体層７１と接している。第２外周電極７２は、例えば窒化物半導体層７１とショットキー接合する性質をもつ材料によって構成され得る。これにより、第２外周電極７２と窒化物半導体層７１とは、ショットキー接合されている。 第２外周電極７２は、１つまたは複数の金属層を含んでよい。一例では、第２外周電極７２は、窒化物半導体層７１と接触する部分である第１金属層と、第１金属層の上に設けられた第２金属層とによって構成されていてもよい。第１金属層は、窒化物半導体層７１とショットキー接合する性質を持つ材料によって構成され得る。一例では、第１金属層は、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉ、およびＷＳｉＮのうち少なくとも１つを含む。一例では、第１金属層は、ＴｉＮを含む。一例では、第２金属層は、Ｔｉを含む。このように、第２外周電極７２およびゲート電極２９は、互いに同じ導電材料によって構成されている。 図５に示すように、窒化物半導体層７１および第２外周電極７２の双方は、拡幅部７１Ａ，７２Ａを含む。窒化物半導体層７１の拡幅部７１Ａは、窒化物半導体層７１のうち拡幅部７１Ａ以外の部分よりも大きい幅を有する。第２外周電極７２の拡幅部７２Ａは、第２外周電極７２のうち拡幅部７２Ａ以外の部分よりも大きい幅を有する。窒化物半導体層７１の拡幅部７１Ａと、第２外周電極７２の拡幅部７２Ａとは、平面視において互いに重なる位置に設けられている。拡幅部７１Ａ，７２Ａはそれぞれ複数（図５に示す例では４つ）設けられている。なお、拡幅部７１Ａ，７２Ａの数は任意に変更可能である。 複数の拡幅部７１Ａ，７２Ａのうち一部は、トランジスタセルＴｒ１，Ｔｒ２よりも半導体層２０の第１側面２０Ａ寄りに位置している。これら拡幅部７１Ａ，７２Ａは、平面視においてＹ方向に互いに離隔して配置されている。複数の拡幅部７１Ａ，７２Ａのうち残りの一部は、トランジスタセルＴｒ３，Ｔｒ４よりも半導体層２０の第２側面２０Ｂ寄りに位置している。これら拡幅部７１Ａ，７２Ａは、平面視においてＹ方向に互いに離隔して配置されている。 第１外周電極７３は、平面視において窒化物半導体層７１および第２外周電極７２を囲む環状である。一例では、第１外周電極７３は、平面視において四角環状である。一例では、四角環状の第１外周電極７３の４つのコーナ部分は、外方に向けて凸となる湾曲状である。図５に示す例では、第１外周電極７３の幅ＷＧＣは、ゲート電極２９の幅ＷＧＡ（図３参照）よりも大きい。第１外周電極７３の幅ＷＧＣは、第２外周電極７２の幅ＷＳＡ（図６参照）よりも大きい。ここで、第１外周電極７３の幅ＷＧＣは、平面視において第１外周電極７３が延びる方向と直交する方向の寸法である。第２外周電極７２の幅ＷＳＡ（図６参照）は、平面視において第２外周電極７２が延びる方向と直交する方向の寸法である。一例では、第１外周電極７３の幅ＷＧＣは、窒化物半導体層７１の幅ＷＳよりも大きい。 一例では、第１外周電極７３の全体の長さは、ゲート電極２９の全体の長さの１％以上４０％以下である。一例では、第１外周電極７３の全体の長さは、ゲート電極２９の全体の長さの５％以上２０％以下である。一例では、第１外周電極７３の全体の長さは、ゲート電極２９の全体の長さの１０％以上１５％以下であってもよい。ここで、第１外周電極７３の全体の長さは、平面視において四角環状の第１外周電極７３の周方向の長さによって定義できる。ゲート電極２９の全体の長さは、例えば平面視において全ての環状部分２９Ａの周方向の長さの合計によって定義できる。図５に示す例では、ゲート電極２９は、４つの環状部分２９Ａを含むため、ゲート電極２９の全体の長さは、１つの環状部分２９Ａの周方向の長さ×４となる。なお、第１外周電極７３の全体の長さおよびゲート電極２９の全体の長さの関係は任意に変更可能である。 第１外周電極７３は、Ｔｉ、ＴｉＮ、Ａｌ、アルミニウムシリコン銅、およびアルミニウム銅のうち１つまたは任意の組み合わせによって構成され得る。一例では、第１外周電極７３は、電子供給層２４に接する第１金属層と、第２金属層に積層された第２金属層と、第２金属層に積層された第３金属層と、第３金属層に積層された第４金属層とによって構成されている。第１金属層は例えばＴｉ層であり、第２金属層は例えばＡｌ層であり、第３金属層は例えばＴｉ層であり、第４金属層は例えばＴｉＮ層である。第１外周電極７３は、例えばドレイン電極２７およびソース電極２８と同じ導電材料によって構成されていてもよい。 図６に示すように、窒化物半導体層７１および第２外周電極７２は、絶縁層３０によって覆われている。一例では、窒化物半導体層７１および第２外周電極７２は、第１絶縁層３１によって覆われている。第１絶縁層３１は、外周開口３１Ｃを含む。外周開口３１Ｃは、外周領域１２に設けられている。外周開口３１Ｃは、平面視において窒化物半導体層７１および第２外周電極７２の双方を囲む環状である。第１外周電極７３は、外周開口３１Ｃを通して電子供給層２４と接している。一方、第１外周電極７３は、第１絶縁層３１上に位置する部分を含む。このように、第１外周電極７３は、電子供給層２４と接するコンタクト部７３Ａと、第１絶縁層３１上に位置するフランジ部７３Ｂと、を含む。コンタクト部７３Ａおよびフランジ部７３Ｂは一体化されている。一例では、第１外周電極７３の厚さＴＧＢは、ゲート電極２９の厚さＴＧＡよりも厚い。一例では、第１外周電極７３の厚さＴＧＢは、窒化物半導体層７１の厚さＴＳよりも厚い。一例では、第１外周電極７３の厚さＴＧＢは、ゲート層２６の厚さＴＧよりも厚い。一例では、第１外周電極７３の厚さＴＧＢは、ドレイン電極２７の厚さＴＤと等しい。 窒化物半導体装置１０は、外周領域１２の周縁を含む領域に位置する外周分離領域８１を備える。ここで、外周領域１２の周縁は、平面視において半導体層２０の第１～第４側面２０Ａ～２０Ｄと重なる部分である。外周分離領域８１は、Ｚ方向において電子供給層２４を貫通するとともに電子走行層２３の少なくとも一部が窪む窪み部８１Ａを含む。つまり、外周分離領域８１では、半導体層２０から電子供給層２４が除去されている。図６に示す例では、外周分離領域８１は、Ｚ方向において電子走行層２３が部分的に除去されている。一例では、外周分離領域８１では、Ｚ方向において電子走行層２３のうち２ＤＥＧ２５が形成される部分は少なくとも除去されている。図６に示す例では、外周分離領域８１は、エッチング（例えばメサエッチング）によって電子走行層２３のＺ方向の一部および電子供給層２４が除去されることによって形成されている。 外周分離領域８１の窪み部８１Ａは、電子走行層２３の上面によって構成された底面８１ＡＡと、電子走行層２３の側面および電子供給層２４の側面によって構成された内側側面８１ＡＢと、を含む。内側側面８１ＡＢは、平面視において半導体層２０の第１～第４側面２０Ａ～２０Ｄよりも半導体層２０の内方に位置している。 図５に示すように、外周分離領域８１は、平面視において第１外周電極７３を囲む環状である。一例では、外周分離領域８１は、平面視において第１外周電極７３に対して外周領域１２の周縁寄りに間隔を空けて設けられている。一例では、外周分離領域８１は、平面視において四角環状である。外周分離領域８１の内周縁は、第１外周電極７３の平面視における形状に対応して４つのコーナ部分が外方に向けて凸となる湾曲状である。 図６に示すように、外周分離領域８１は、保護層３４によって覆われている。このため、保護層３４は、外周分離領域８１の窪み部８１Ａによって露出した底面８１ＡＡおよび内側側面８１ＡＢを覆っている。また、保護層３４は、第１～第３絶縁層３１～３４の側面を覆うように構成されている。 ［電気的接続構造］ 図７～図１０を参照して、窒化物半導体装置１０の電気的接続構造について説明する。図７は、窒化物半導体装置１０の簡略的な電気的接続構造を示している。図８は、図１のＦ８－Ｆ８線で窒化物半導体装置１０を切断した概略断面構造であり、ソース電極２８、ソース配線５２、およびソースパッド４２の接続構造を模式的に示している。図９は、図１のＦ９－Ｆ９線で窒化物半導体装置１０を切断した概略断面構造であり、ゲート電極２９、ゲート配線５３、およびゲートパッド４３の接続構造を模式的に示している。図１０は、窒化物半導体装置１０の回路構成を模式的に示している。 図７に示すように、複数のドレイン電極２７は、ドレイン配線５１を通して互いに電気的に接続されている。そして、複数のドレイン電極２７は、ドレイン配線５１を通してドレインパッド４１と電気的に接続されている。 複数のソース電極２８は、ソース配線５２を通して互いに電気的に接続されている。複数のソース電極２８は、第２外周電極７２と電気的に接続されている。一例では、複数のソース電極２８は、ソース配線５２を通して第２外周電極７２と電気的に接続されている。各ソース電極２８および第２外周電極７２はそれぞれソース配線５２を通してソースパッド４２と電気的に接続されている。 したがって、第２外周電極７２は、セル領域１１のゲート電極２９において電圧が印加されていないゼロバイアス時と同様となる。このため、アクセプタ型不純物を含む窒化物半導体によって窒化物半導体層７１が構成された構造では、窒化物半導体層７１の直下の領域における２ＤＥＧ２５が空乏化する。これにより、セル領域１１の２ＤＥＧ２５と外周領域１２の２ＤＥＧ２５とが分離される。 複数のゲート電極２９は、ゲート配線５３を通して互いに電気的に接続されている。複数のゲート電極２９は、第１外周電極７３と電気的に接続されている。一例では、複数のゲート電極２９は、ゲート配線５３を通して第１外周電極７３と電気的に接続されている。各ゲート電極２９および第１外周電極７３はそれぞれゲート配線５３を通してゲートパッド４３と電気的に接続されている。 図８および図９に示すように、窒化物半導体装置１０は、第２外周ビア６７および第１外周ビア６８を備える。第２外周ビア６７および第１外周ビア６８の双方は、外周領域１２に設けられている。第２外周ビア６７は、ソース配線５２と第２外周電極７２とを接続している。第１外周ビア６８は、ゲート配線５３と第１外周電極７３とを接続している。第２外周ビア６７は、第１絶縁層３１および第２絶縁層３２の双方をＺ方向に貫通している。第１外周ビア６８は、第２絶縁層３２をＺ方向に貫通している。第２外周ビア６７および第１外周ビア６８は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって埋め込まれていてよい。第２外周ビア６７および第１外周ビア６８は、互いに同じ導電材料によって埋め込まれていてよい。第２外周ビア６７および第１外周ビア６８は、ドレインビア６１、ソースビア６２、およびゲートビア６３と同じ導電材料によって埋め込まれていてもよい。 このような窒化物半導体装置１０の電気的に接続構造によれば、図１０に示すように、窒化物半導体装置１０のトランジスタ（トランジスタセルＴｒ）は、第１ショットキーバリアダイオード（以下、「ＳＢＤ１」）と、第１ＰＩＮダイオード（以下、「ＰＩＮＤ１」）と、第２ショットキーバリアダイオード（以下、「ＳＢＤ２」）と、第２ＰＩＮダイオード（以下、「ＰＩＮＤ２」）と、を含む。 ＳＢＤ１は、ゲート電極２９とゲート層２６（ともに図９参照）とのショットキー接合によって構成されている。ＰＩＮＤ１は、ゲート層２６、電子供給層２４、および電子走行層２３（ともに図９参照）によって構成されている。このため、ＳＢＤ１のアノードはＰＩＮＤ１のアノードとゲート層２６により電気的に接続されている。ＳＢＤ１のカソードはゲートパッド４３（ゲート配線５３）と電気的に接続されている。ＰＩＮＤ１のカソードは、２ＤＥＧ２５と電気的に接続されている。 ＳＢＤ２は、第２外周電極７２と窒化物半導体層７１（図８参照）とのショットキー接合によって構成されている。ＰＩＮＤ２は、電子走行層２３、電子供給層２４、および窒化物半導体層７１によって構成されている。ＳＢＤ２およびＰＩＮＤ２は、２ＤＥＧ２５を通して第１外周電極７３と電気的に接続されている。つまり、ＳＢＤ２およびＰＩＮＤ２は、第１外周電極７３を通してゲート電極２９（ゲートパッド４３）と電気的に接続されている。ＳＢＤ２のカソードはソース電極２８（ソース配線５２）と電気的に接続されている。ＳＢＤ２のアノードはＰＩＮＤ２のアノードと窒化物半導体層７１により電気的に接続されている。ＰＩＮＤ２のカソードは、第１外周電極７３（ゲートパッド４３）と電気的に接続されている。 ［窒化物半導体装置の製造方法］ 図１１～図１６を参照して、窒化物半導体装置１０の製造方法の一例について説明する。図１１～図１６は、窒化物半導体装置１０の製造過程の断面構造を模式的に示している。以下の説明では、上述の窒化物半導体装置１０の構成要素との関係性を明確にするため、同一の構成要素には同一符号を付している。 図１１に示すように、窒化物半導体装置１０の製造方法は、半導体層２０を形成することを含む。一例では、窒化物半導体装置１０の製造方法は、半導体基板２１にバッファ層２２を形成すること、半導体基板２１の上に電子走行層２３を形成すること、および電子走行層２３の上に電子供給層２４を形成すること、を含む。電子走行層２３は、バッファ層２２の上に形成される。 一例では、まず半導体基板２１が準備される。半導体基板２１が例えばＳｉ基板が用いられる。続いて、半導体基板２１上にバッファ層２２、電子走行層２３、および電子供給層２４が順次積層される。バッファ層２２、電子走行層２３、および電子供給層２４は、有機金属気相成長（Metal Organic Chemical Vapor Deposition）法を用いてエピタキシャル成長させることができる。 詳細な図示は省略するが、一例では、バッファ層２２は多層バッファ層であってよい。多層バッファ層は、半導体基板２１上に形成されたＡｌＮ層（第１バッファ層）と、ＡｌＮ層に形成されたグレーデッドＡｌＧａＮ層（第２バッファ層）とを含み得る。グレーデッドＡｌＧａＮ層は、例えばＡｌＮ層に近い側から順にＡｌ組成を７５％、５０％、２５％とした３つのＡｌＧａＮ層を積層することによって形成できる。 バッファ層２２上に積層された電子走行層２３はＧａＮ層であってよい。電子走行層２３上に積層された電子供給層２４はＡｌＧａＮ層であってよい。電子供給層２４は、電子走行層２３よりも大きなバンドギャップを有する。 図１２および図１３に示すように、窒化物半導体装置１０の製造方法は、ゲート層２６を形成すること、および窒化物半導体層７１を形成することと、ゲート電極２９を形成すること、および第２外周電極７２を形成することと、を含む。 この工程では、まず図１２に示すように、ゲート層２６および窒化物半導体層７１を構成する窒化物半導体層８０１が電子供給層２４の上に形成される。窒化物半導体層８０１は、電子供給層２４等と同様にエピタキシャル成長させることができる。窒化物半導体層８０１は、例えばアクセプタ型不純物を含むＧａＮ層である。窒化物半導体層８０１を成長させる間にＭｇをドーピングすることによって、アクセプタ型不純物を含む窒化物半導体層８０１を形成できる。窒化物半導体層８０１にドーピングされるＭｇの量は、例えば成長チャンバ内に流入されるドーピングガス（例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ））の流量、成長温度などを制御することによって調整できる。一例では、窒化物半導体層８０１は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下の濃度のＭｇを不純物として含んでよい。また一例では、窒化物半導体層８０１は、２×１０１８ｃｍ－３以上５×１０１８ｃｍ－３以下の濃度のＭｇを不純物として含んでよい。成長チャンバから取り出された後、ドーピングされたＭｇを活性化するため、窒素雰囲気中で熱処理が行われる。この熱処理によってＭｇと結合していた水素が解離する。これにより、Ｍｇの活性化率が向上する。その結果、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下という比較的低いＭｇ濃度においてノーマリオフ動作が実現する。 続いて、窒化物半導体層８０１の上に電極層８０２が形成される。電極層８０２は、ＴｉＮを含む第１電極層と、Ｔｉを含む第２電極層との積層構造であってよい。続いて、図１３に示すように、第１マスク（図示略）を用いたリソグラフィおよびエッチングによって電極層８０２が選択的に除去される。第１マスクは、電極層８０２上に形成される。第１マスクは、ゲート電極２９および第２外周電極７２以外の電極層８０２を露出する開口を含む。電極層８０２は、開口によって露出された部分が除去される。これにより、ゲート電極２９および第２外周電極７２が形成される。つまり、ゲート電極２９を形成することおよび第２外周電極７２を形成することは、共通の工程で実施される。この場合、ゲート電極２９および第２外周電極７２は、互いに同じ材料によって形成される。ゲート電極２９および第２外周電極７２の形成後、第１マスクは除去される。 続いて、第２マスク（図示略）を用いた異方性エッチングによって窒化物半導体層８０１が選択的に除去される。第２マスクは、ゲート電極２９および第２外周電極７２の各々の側面を覆う。窒化物半導体層８０１のうちゲート電極２９、第２外周電極７２、および第２マスク以外の部分が除去される。これにより、ゲート層２６および窒化物半導体層７１が形成される。つまり、窒化物半導体層７１を形成することおよびゲート層２６を形成することは、共通の工程で実施される。この場合、窒化物半導体層７１の不純物濃度は、ゲート層２６の不純物濃度と等しい。窒化物半導体層７１およびゲート層２６の形成後、第２マスクは除去される。 図１４に示すように、窒化物半導体装置１０の製造方法は、第１絶縁層３１を形成することを含む。第１絶縁層３１は、例えばＳｉＮ層であってよい。第１絶縁層３１は、例えば化学気相成長（Chemical Vapor Deposition）法によって形成されてよい。続いて、第１絶縁層３１に、例えばリソグラフィおよびエッチングによってドレイン開口３１Ｂ、ソース開口３１Ａ、および外周開口３１Ｃが形成される。 図１５に示すように、窒化物半導体装置１０の製造方法は、ソース電極２８およびドレイン電極２７を形成すること、および第１外周電極７３を形成することを含む。 この工程では、まず第１絶縁層３１の上に金属層（図示略）が形成される。一例では、金属層は、第１絶縁層３１に接する第１金属層と、第１金属層に積層された第２金属層と、第２金属層に積層された第３金属層と、第３金属層に積層された第４金属層とによって構成されている。第１金属層は例えばＴｉ層であり、第２金属層は例えばＡｌ層であり、第３金属層は例えばＴｉ層であり、第４金属層は例えばＴｉＮ層である。金属層は、ドレイン開口３１Ｂ、ソース開口３１Ａ、および外周開口３１Ｃの各々に充填される。これにより、金属層は、ドレイン開口３１Ｂ、ソース開口３１Ａ、および外周開口３１Ｃを通して電子供給層２４に接する。続いて、第３マスク（図示略）を用いたリソグラフィおよびエッチングによって金属層が選択的に除去される。これにより、ドレイン電極２７、ソース電極２８、および第１外周電極７３が形成される。つまり、ドレイン電極２７を形成すること、ソース電極２８を形成すること、および第１外周電極７３を形成することは、共通の工程で実施される。この場合、ドレイン電極２７、ソース電極２８、および第１外周電極７３は、互いに同じ材料によって形成される。ドレイン電極２７、ソース電極２８、および第１外周電極７３の形成後、第３マスクは除去される。この後、５５０℃程度の熱処理が行われる。これにより、ドレイン電極２７、ソース電極２８、および第１外周電極７３は、電子走行層２３と電子供給層２４との界面にある２ＤＥＧ２５とオーミック接触する。なお、ドレイン電極２７、ソース電極２８、および第１外周電極７３が２ＤＥＧ２５とオーミック接触できれば、熱処理の温度は５５０℃程度に限られず、任意に変更可能である。 図１６に示すように、窒化物半導体装置１０の製造方法は、第２絶縁層３２を形成することを含む。第２絶縁層３２は、例えばＳｉＯ２層であってよい。第２絶縁層３２は、例えばＣＶＤ法によって形成されてよい。その後、第２絶縁層３２の上部を平坦化する処理が実施されてよい。これにより、第２絶縁層３２の上面は、Ｚ方向に直交する平坦面になる。 図示していないが、窒化物半導体装置１０の製造方法は、ドレインビア６１、ソースビア６２、ゲートビア６３、第２外周ビア６７、および第１外周ビア６８を形成することと、ドレイン配線５１、ソース配線５２、およびゲート配線５３を形成することと、第３絶縁層３３を形成することと、ドレインパッドビア６４、ソースパッドビア６５、およびゲートパッドビア６６を形成することと、ドレインパッド４１、ソースパッド４２、およびゲートパッド４３を形成することと、外周分離領域８１を形成すること、ならびに保護層３４を形成すること、を含む。 各ビア６１～６３，６７，６８を形成することでは、ドレイン電極２７、ソース電極２８、ゲート電極２９、第２外周電極７２、および第１外周電極７３の各々の一部が露出するように第１絶縁層３１および第２絶縁層３２の少なくとも１つに貫通孔が形成される。続いて、これら貫通孔に導電材料が充填される。これにより、各ビア６１～６３，６７，６８が形成される。 各配線５１～５３を形成することでは、まず第２絶縁層３２の上に例えばスパッタ法によって配線層が形成される。続いて、マスクを用いたリソグラフィおよびエッチングによって配線層が選択的に除去される。これにより、各配線５１～５３が形成される。 第３絶縁層３３を形成することでは、例えばＣＶＤ法によって第２絶縁層３２の上に第３絶縁層３３が形成される。これにより、第３絶縁層３３は、各配線５１～５３を覆うように形成される。 各ビア６４～６６を形成することでは、各配線５１～５３の一部が露出するように第３絶縁層３３に貫通孔が形成される。続いて、これら貫通孔に導電材料が充填される。これにより、各ビア６４～６６が形成される。 各パッド４１～４３を形成することでは、第３絶縁層３３の上に例えばスパッタ法によってパッド層（導電層）が形成される。続いて、マスクを用いたリソグラフィおよびエッチングによってパッド層（導電層）が選択的に除去される。これにより、各パッド４１～４３が形成される。 外周分離領域８１を形成することでは、エッチングを用いて半導体層２０の電子供給層２４を貫通するとともに電子走行層２３のＺ方向の少なくとも一部を除去することによって外周分離領域８１が形成される。エッチングとしては、メサエッチングが用いられてよい。第１実施形態では、外周分離領域８１は、エッチングによって電子走行層２３のＺ方向において部分的に除去するように形成される。また、外周分離領域８１を形成することでは、エッチングを用いて絶縁層３０を選択的に除去することを含んでよい。 保護層３４を形成することでは、例えばＣＶＤ法によって第３絶縁層３３の上に保護層３４が形成される。保護層３４は、第１～第３絶縁層３１～３３の側面を覆うとともに外周分離領域８１を覆うように形成される。保護層３４を形成することでは、ドレインパッド４１、ソースパッド４２、およびゲートパッド４３を露出する開口が形成される。以上の工程を経て、窒化物半導体装置１０が製造される。 ［第１実施形態の作用］ 第１実施形態の窒化物半導体装置１０の作用について説明する。 窒化物半導体装置１０では、図１０に示すように、ゲート層２６とゲート電極２９とがＳＢＤ１を形成し、ゲート層２６、電子供給層２４、および電子走行層２３がＰＩＮＤ１を形成している。このような窒化物半導体装置１０では、ＰＩＮＤ１に逆バイアスのサージが印加されるとＥＳＤ耐量が小さくなることが発明者らの実験で明らかになった。その理由としては、ＰＩＮＤ１においては、逆方向リーク電流が少なく、寄生素子も無いため、サージ電流を十分に流すことができないからと考えられる。一方、ＳＢＤ１に逆バイアスが印加された場合は、逆方向リーク電流が多いため、サージ電流を流すことができる。これにより、ＥＳＤ耐量が大きくなると考えられる。つまり、ゲート・ソース間のＥＳＤ耐量として、ゲート電極２９に負の電圧が印加され、ソース電極２８に正の電圧が印加される場合、静電気に起因して発生したサージ電流は、ソース電極２８からゲート電極２９に向けて流れる。このようなサージ電流がＰＩＮＤ１を逆方向に流れると、セル領域１１のトランジスタセルＴｒが低いサージ電圧で静電破壊するおそれがある。 そこで、窒化物半導体装置１０では、第２外周電極７２および窒化物半導体層７１と第１外周電極７３とが外周領域１２に設けられている。外周領域１２の２ＤＥＧ２５は、アクセプタ型不純物を含む窒化物半導体層７１によって、セル領域１１の２ＤＥＧ２５とは分離されている。このため、静電気に起因してゲート・ソース間に加わるサージ電圧として、ソースパッド４２に正の電圧が印加され、ゲートパッド４３に負の電圧が印加された場合、サージ電流は、第２外周電極７２、窒化物半導体層７１、外周領域１２の２ＤＥＧ２５、および第１外周電極７３の順に流れる。つまり、サージ電流は、図１０に示すＳＢＤ２からＰＩＮＤ２に流れる。これにより、サージ電流はセル領域１１のトランジスタセルＴｒ１～Ｔｒ４に流れることが抑制される。このように、第２外周電極７２および窒化物半導体層７１と第１外周電極７３とがトランジスタセルＴｒ１～Ｔｒ４に対してサージ電流の影響から保護する保護素子を構成している。 ［第１実施形態の効果］ 第１実施形態の窒化物半導体装置１０によれば、以下の効果が得られる。 （１－１）窒化物半導体装置１０は、半導体基板２１と、半導体基板２１の上に位置する電子走行層２３と、電子走行層２３の上に位置し、電子走行層２３よりも大きなバンドギャップを有する電子供給層２４と、電子供給層２４の上に部分的に位置し、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２６と、ゲート層２６の上に位置するゲート電極２９と、電子供給層２４の上に位置し、互いに離隔するソース電極２８およびドレイン電極２７と、を備える。また、窒化物半導体装置１０は、ゲート電極２９、ソース電極２８、およびドレイン電極２７を含むトランジスタが設けられるセル領域１１と、平面視においてセル領域１１を囲む外周領域１２と、外周領域１２に位置し、アクセプタ型不純物を含む窒化物半導体によって構成された窒化物半導体層７１と、窒化物半導体層７１の上に位置する第２外周電極７２と、外周領域１２に位置する第１外周電極７３と、を備える。第１外周電極７３は、ゲート電極２９と電気的に接続されている。第２外周電極７２は、ソース電極２８と電気的に接続されている。 この構成によれば、静電気に起因して発生するソースからゲートに向けて流れるサージ電流は、第２外周電極７２、窒化物半導体層７１、および第１外周電極７３の順に流れる。つまり、外周領域１２においてサージ電流が流れる。これにより、サージ電流がセル領域１１に流れることが抑制されるため、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 （１－２）窒化物半導体層７１は、平面視において第１外周電極７３よりもセル領域１１寄りに位置するとともに、セル領域１１のトランジスタと２ＤＥＧ２５を通して電気的に接続されている。 この構成によれば、第１外周電極７３とセル領域１１との間に窒化物半導体層７１が位置するため、第１外周電極７３とセル領域１１との間のリーク電流、および第２外周電極７２とセル領域１１との間のリーク電流を低減できる。加えて、窒化物半導体層７１とセル領域１１との間に素子分離領域が設けられていないため、窒化物半導体装置１０の小型化を図ることができる。 （１－３）窒化物半導体層７１は、平面視において環状である。 この構成によれば、第１外周電極７３とセル領域１１のソース電極２８との間のリーク電流をさらに低減できる。 （１－４）第１外周電極７３は、平面視において窒化物半導体層７１および第２外周電極７２を囲む環状である。 この構成によれば、窒化物半導体装置１０の大型化を抑制するとともに第１外周電極７３の長さを確保できる。したがって、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 （１－５）第１外周電極７３の全体の長さは、ゲート電極２９の全体の長さの１％以上４０％以下である。 この構成によれば、第１外周電極７３の全体の長さがゲート電極２９の全体の長さの１％以上であるため、第１外周電極７３の長さを確保できる。これにより、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。加えて、第１外周電極７３の全体の長さがゲート電極２９の全体の長さの４０％以下であることによって、ゲート容量が過度に増加することを抑制できる。したがって、窒化物半導体装置１０のスイッチング速度の低下を抑制できる。 （１－６）第１外周電極７３の全体の長さは、ゲート電極２９の全体の長さの５％以上２０％以下である。 第１外周電極７３の全体の長さがゲート電極２９の全体の長さの５％以上であるため、第１外周電極７３の長さを十分に確保できる。これにより、窒化物半導体装置１０のＥＳＤ耐量のさらなる向上を図ることができる。加えて、第１外周電極７３の全体の長さがゲート電極２９の全体の長さの２０％以下であることによって、ゲート容量が過度に増加することをさらに抑制できる。したがって、窒化物半導体装置１０のスイッチング速度の低下をさらに抑制できる。 （１－７）ゲート層２６の不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である。 この構成によれば、ゲート層２６の不純物濃度が低く設定され、かつゲート層２６の活性化率が高くなる。これにより、ゲート・ソース間に加わるサージ電圧により、ゲート電極２９に正の電圧が印加され、ソース電極２８に負の電圧が印加される場合における窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 （１－８）ゲート層２６の不純物濃度は、２×１０１８ｃｍ－３以上５×１０１８ｃｍ－３以下である。 この構成によれば、ゲート層２６の不純物濃度が低く設定され、かつゲート層２６の活性化率が高くなる。これにより、ゲート・ソース間に加わるサージ電圧により、ゲート電極２９に正の電圧が印加され、ソース電極２８に負の電圧が印加される場合における窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 （１－９）ゲート電極２９とゲート層２６とは、ショットキー接合されている。この場合、窒化物半導体装置１０のトランジスタのドレインおよびソースと逆並列に接続される保護ダイオードをＰＮ接合として同一の半導体層２０に集積化することは困難である。この点、この実施形態では、半導体層２０の外周領域１２において窒化物半導体層７１および第２外周電極７２と、第１外周電極７３とによって構成された保護素子が設けられている。これにより、保護ダイオードが設けられていなくても、静電気から窒化物半導体装置１０のトランジスタを保護できる。 （１－１０）ゲート電極２９のうちゲート層２６と接触する部分は、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉ、およびＷＳｉＮのうち少なくとも１つを含む。 この構成によれば、ゲート電極２９とゲート層２６とでショットキー接合を形成するとともに、ゲート電極２９を例えばドライエッチングによって容易に加工できる。 （１－１１）窒化物半導体装置１０の製造方法は、半導体基板２１の上に電子走行層２３を形成することと、電子走行層２３よりも大きなバンドギャップを有する電子供給層２４を電子走行層２３の上に形成することと、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２６を電子供給層２４の上に部分的に形成することと、ゲート層２６の上にゲート電極２９を形成することと、電子供給層２４の上に互いに離隔したソース電極２８およびドレイン電極２７を形成することと、を備える。窒化物半導体装置１０は、ゲート電極２９、ソース電極２８、およびドレイン電極２７を含むトランジスタが設けられるセル領域１１と、平面視においてセル領域１１を囲む外周領域１２と、を備える。窒化物半導体装置１０の製造方法は、アクセプタ型不純物を含む窒化物半導体によって構成された窒化物半導体層７１を電子供給層２４の上のうち外周領域１２に形成することと、窒化物半導体層７１の上に第２外周電極７２をソース電極２８と電気的に接続するように形成することと、外周領域１２に第１外周電極７３をゲート電極２９と電気的に接続するように形成することと、を備える。 この構成によれば、静電気に起因して発生するソースからゲートに向けて流れるサージ電流は、第２外周電極７２、窒化物半導体層７１、および第１外周電極７３の順に流れる。つまり、外周領域１２においてサージ電流が流れる。これにより、サージ電流がセル領域１１に流れることが抑制されるため、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 （１－１２）窒化物半導体層７１を形成することおよびゲート層２６を形成することは、共通の工程で実施される。窒化物半導体層７１の不純物濃度は、ゲート層２６の不純物濃度と等しい。 この構成によれば、共通の工程で窒化物半導体層７１およびゲート層２６が形成されるとともに、窒化物半導体層７１へのドーピング量とゲート層２６へのドーピング量とを変更する必要がなくなる。したがって、窒化物半導体装置１０の製造工程の簡素化を図ることができる。 （１－１３）ゲート電極２９を形成することおよび第２外周電極７２を形成することは、共通の工程で実施される。ゲート電極２９および第２外周電極７２は、互いに同じ材料によって形成される。 この構成によれば、共通の材料および共通の工程によってゲート電極２９および第２外周電極７２が形成されるため、窒化物半導体装置１０の製造工程の簡素化を図ることができる。 （１－１４）ドレイン電極２７を形成すること、ソース電極２８を形成すること、および第１外周電極７３を形成することは、共通の工程で実施される。ドレイン電極２７、ソース電極２８、および第１外周電極７３は、互いに同じ材料によって形成される。 この構成によれば、共通の材料および共通の工程によってドレイン電極２７、ソース電極２８、および第１外周電極７３が形成されるため、窒化物半導体装置１０の製造工程の簡素化を図ることができる。 （１－１５）外周分離領域８１は、Ｚ方向において電子供給層２４を貫通するとともに電子走行層２３の少なくとも一部が窪む窪み部８１Ａを含む。窪み部８１Ａは、エッチングによって形成される。これにより、外周分離領域８１を容易に形成できる。 ＜第２実施形態＞ 図１７～図２０を参照して、第２実施形態の窒化物半導体装置１０について説明する。第２実施形態の窒化物半導体装置１０では、第１実施形態の窒化物半導体装置１０と比較して、外周領域１２の構成が主に異なる。以下では、第１実施形態と共通する構成要素には同一符号を付し、その説明を省略する。 ［窒化物半導体装置の構成］ 図１７～図２０を参照して、第２実施形態の窒化物半導体装置１０の構成について説明する。図１７は、第２実施形態の窒化物半導体装置１０の平面構造を模式的に示している。図１８は、図１７の窒化物半導体装置１０からドレインパッド４１、ソースパッド４２、およびゲートパッド４３を省略した状態の平面構造を模式的に示している。図１９は、図１８の窒化物半導体装置１０から後述するドレイン配線５１、ソース配線５２、およびゲート配線５３を省略した状態の平面構造を模式的に示している。図２０は、図１７のＦ２０－Ｆ２０線で窒化物半導体装置１０を切断した断面構造を模式的に示している。 図１８および図１９に示すように、第２実施形態の窒化物半導体装置１０では、第１外周電極７３と、窒化物半導体層７１および第２外周電極７２との位置関係が第１実施形態とは異なる。第２実施形態では、第１外周電極７３は、平面視において第２外周電極７２よりもセル領域１１寄りに位置している。第１外周電極７３は、平面視において窒化物半導体層７１よりもセル領域１１寄りに位置している。 第２実施形態の窒化物半導体装置１０は、セル領域１１と外周領域１２との間に位置する素子分離領域８２をさらに備える。素子分離領域８２は、セル領域１１と外周領域１２とを電気的に分離している。素子分離領域８２は、平面視においてセル領域１１を囲む環状である。このため、第２実施形態では、平面視において、窒化物半導体装置１０のうち素子分離領域８２よりも内側の領域がセル領域１１であり、素子分離領域８２よりも半導体層２０の周縁寄りの領域が外周領域１２である。 一例では、素子分離領域８２は、平面視において四角環状である。一例では、四角環状の素子分離領域８２の４つのコーナ部分は、外方に向けて凸となる湾曲状である。図１９に示すように、素子分離領域８２は、第１外周電極７３とソース電極２８との間に配置されている。このため、第１外周電極７３は、外周領域１２に設けられているといえる。一例では、素子分離領域８２とセル領域１１の最外周のソース電極２８のソースコンタクト２８ＡとのＸ方向の間の第１距離は、素子分離領域８２と第１外周電極７３とのＸ方向の間の第２距離よりも小さくてよい。別の例では、第１距離は、第２距離以上であってもよい。 図２０に示すように、素子分離領域８２は、Ｚ方向において電子供給層２４を貫通するとともに電子走行層２３の少なくとも一部が窪む窪み部８２Ａを含む。つまり、素子分離領域８２では、半導体層２０から電子供給層２４が除去されている。図２０に示す例では、素子分離領域８２は、Ｚ方向において電子走行層２３を貫通している。つまり、素子分離領域８２では、半導体層２０から電子走行層２３も除去されている。このため、素子分離領域８２では、Ｚ方向においてバッファ層２２が露出している。図２０に示す例では、素子分離領域８２は、エッチング（例えばメサエッチング）によって電子走行層２３および電子供給層２４の双方が除去されることによって形成されている。一例では、素子分離領域８２の窪み部８２Ａの深さは、外周分離領域８１の窪み部８１Ａの深さよりも大きい。一例では、素子分離領域８２の窪み部８２Ａの幅（素子分離領域８２の幅ＷＢ）は、外周分離領域８１の窪み部８１Ａの幅（外周分離領域８１の幅ＷＡ）よりも小さい。換言すると、外周分離領域８１の幅ＷＡは、素子分離領域８２の幅ＷＢよりも大きい。一例では、素子分離領域８２には、第１絶縁層３１が埋設されている。なお、第１絶縁層３１は、素子分離領域８２に埋設されていなくてもよい。 ここで、素子分離領域８２の窪み部８２Ａの深さは、半導体層２０の第１面２０Ｓと窪み部８２Ａの底面（バッファ層２２の表面）とのＺ方向の間の距離によって定義できる。外周分離領域８１の窪み部８１Ａの深さは、半導体層２０の第１面２０Ｓと窪み部８１Ａの底面（バッファ層２２の表面）とのＺ方向の間の距離によって定義できる。素子分離領域８２の窪み部８２Ａの幅は、平面視において窪み部８２Ａが延びる方向と直交する方向の寸法によって定義できる。外周分離領域８１の窪み部８１Ａの幅は、平面視において窪み部８１Ａが延びる方向と直交する方向の寸法によって定義できる。 一例では、素子分離領域８２には、第１絶縁層３１が埋設されている。図２０に示す例では、第１絶縁層３１は、素子分離領域８２の全体に隙間なく埋め込まれている。なお、素子分離領域８２と第１絶縁層３１との関係は任意に変更可能である。一例では、第１絶縁層３１は、素子分離領域８２に部分的に埋め込まれていてもよい。この場合、素子分離領域８２には、空隙が形成されてよい。 第１外周電極７３は、平面視において素子分離領域８２と窒化物半導体層７１との間に配置されている。第１外周電極７３は、平面視において素子分離領域８２を囲む環状である。一例では、第１外周電極７３は、平面視において四角環状である。一例では、四角環状の第１外周電極７３の４つのコーナ部分は、外方に向けて凸となる湾曲状である。 窒化物半導体層７１は、平面視において第１外周電極７３と外周分離領域８１との間に配置されている。窒化物半導体層７１は、平面視において第１外周電極７３を囲む環状である。一例では、窒化物半導体層７１は、平面視において四角環状である。一例では、四角環状の窒化物半導体層７１の４つのコーナ部分は、外方に向けて凸となる湾曲状である。 窒化物半導体層７１上に配置された第２外周電極７２は、平面視において第１外周電極７３を囲む環状である。一例では、第２外周電極７２は、平面視において四角環状である。一例では、四角環状の第２外周電極７２の４つのコーナ部分は、外方に向けて凸となる湾曲状である。 図１７および図１９に示すように、窒化物半導体層７１および第２外周電極７２の双方は、Ｘ方向においてゲートパッド４３よりも半導体層２０の周縁寄りに位置している。図１８に示すように、窒化物半導体層７１および第２外周電極７２の双方は、Ｘ方向においてゲート配線５３よりも半導体層２０の周縁寄りに位置している。 図１９に示すように、第１外周電極７３の幅ＷＧＣは、素子分離領域８２の幅ＷＢ（図２０参照）よりも大きい。第２外周電極７２の幅ＷＳＡ（図２０参照）は、素子分離領域８２の幅ＷＢよりも大きい。ここで、素子分離領域８２の幅ＷＢは、平面視において素子分離領域８２が延びる方向と直交する方向の寸法によって定義できる。 図１８に示すように、ソース接続配線５４は、Ｘ方向においてゲート配線５３よりも半導体層２０の周縁寄りに配置されている。ソース接続配線５４は、平面視において第２外周電極７２と重なるように配置されている。一例では、ソース接続配線５４は、Ｙ方向に離隔して配置された全てのソース配線５２を接続するように、Ｙ方向に延びている。 窒化物半導体層７１の拡幅部７１Ａおよび第２外周電極７２の拡幅部７２Ａの双方は、Ｘ方向においてゲートパッド４３よりも半導体層２０の周縁寄りに位置している。また拡幅部７１Ａ，７２Ａは、Ｘ方向においてゲート配線５３よりも半導体層２０の周縁寄りに配置されている。拡幅部７１Ａ，７２Ａは、平面視においてソース接続配線５４と重なるように配置されている。図１９に示すように、拡幅部７１Ａ，７２Ａは、平面視において第１外周電極７３とは反対側に延びている。 ［窒化物半導体装置の製造方法］ 第２実施形態の窒化物半導体装置１０の製造方法は、素子分離領域８２を形成する工程が追加される点以外は、第１実施形態と同様である。一例では、窒化物半導体装置１０の製造方法は、セル領域１１と外周領域１２との間に、セル領域１１と外周領域１２とを電気的に分離する素子分離領域８２を形成することを含む。素子分離領域８２を形成することは、エッチングによって素子分離領域８２を形成することを含む。素子分離領域８２を形成することは、外周分離領域８１を形成することよりも前の工程で実施される。一例では、素子分離領域８２を形成することは、ゲート電極２９および第２外周電極７２を形成することと、第１絶縁層３１を形成することとの間に実施されてよい。この場合、素子分離領域８２の窪み部８２Ａには、第１絶縁層３１の一部が埋設される。 ［第２実施形態の効果］ 第２実施形態の窒化物半導体装置１０によれば、以下の効果が得られる。 （２－１）窒化物半導体装置１０は、セル領域１１と外周領域１２とを電気的に分離する素子分離領域８２を備える。素子分離領域８２は、セル領域１１と外周領域１２との間に位置している。第１外周電極７３は、平面視において第２外周電極７２よりもセル領域１１寄りに位置している。素子分離領域８２は、第１外周電極７３とセル領域１１との間に位置している。 この構成によれば、素子分離領域８２によってセル領域１１と外周領域１２とが電気的に分離されているため、第２外周電極７２とセル領域１１のソース電極２８またはドレイン電極２７との間のリーク電流を低減できる。 （２－２）素子分離領域８２は、平面視においてセル領域１１を囲む環状である。第１外周電極７３は、平面視において素子分離領域８２を囲む環状である。 この構成によれば、環状の素子分離領域８２によって第２外周電極７２とセル領域１１のソース電極２８またはドレイン電極２７との間のリーク電流を低減できる効果を高めることができる。加えて、第１外周電極７３が素子分離領域８２を囲む環状に形成されるため、窒化物半導体装置１０の大型化を抑制するとともに第１外周電極７３の長さを確保できる。したがって、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 （２－３）窒化物半導体層７１は、平面視において第１外周電極７３を囲む環状である。 この構成によれば、窒化物半導体層７１の上の第２外周電極７２が第１外周電極７３およびセル領域１１を囲むように設けられているため、窒化物半導体装置１０における外周領域１２の電位の安定化を図ることができる。また、窒化物半導体層７１の上の第２外周電極７２によって半導体層２０の外周縁が覆われるため、絶縁層３０中における可動イオンまたは水分の電界による移動が抑制される。これにより、窒化物半導体装置１０の耐湿性に対する信頼性の向上を図ることができる。 （２－４）素子分離領域８２は、電子走行層２３の厚さ方向（Ｚ方向）の全体にわたり延びている。これにより、素子分離領域８２によって第２外周電極７２とセル領域１１のソース電極２８またはドレイン電極２７との間のリーク電流を低減できる効果を高めることができる。 （２－５）素子分離領域８２は、Ｚ方向において電子供給層２４を貫通するとともに電子走行層２３の少なくとも一部が窪む窪み部８２Ａを含む。窪み部８２Ａはエッチングによって形成される。これにより、素子分離領域８２を容易に形成できる。 ＜第３実施形態＞ 図２１～図２７を参照して、第３実施形態の窒化物半導体装置１０について説明する。第３実施形態の窒化物半導体装置１０では、第２実施形態の窒化物半導体装置１０と比較して、外周領域１２の構成が主に異なる。以下では、第２実施形態と共通する構成要素には同一符号を付し、その説明を省略する。 ［窒化物半導体装置の構成］ 図２１～図２５を参照して、第３実施形態の窒化物半導体装置１０の構成について説明する。図２１は、第３実施形態の窒化物半導体装置１０の平面構造を模式的に示している。図２２は、図２１の窒化物半導体装置１０からドレインパッド４１、ソースパッド４２、およびゲートパッド４３を省略した状態の平面構造を模式的に示している。図２３は、図２２の窒化物半導体装置１０からドレイン配線５１、ソース配線５２、およびゲート配線５３を省略した状態の平面構造を模式的に示している。図２４は、図２１のＦ２４－Ｆ２４線で窒化物半導体装置１０を切断した断面構造を模式的に示している。図２５は、図２１のＦ２５－Ｆ２５線で窒化物半導体装置１０を切断した断面構造であって、第１外周電極７３およびその周辺を拡大した断面構造を模式的に示している。 図２１～図２３に示すように、第３実施形態の窒化物半導体装置１０では、第２実施形態の窒化物半導体装置１０から窒化物半導体層７１および第２外周電極７２が省略されている。このように、第３実施形態の窒化物半導体装置１０は、セル領域１１と外周領域１２とを電気的に分離する素子分離領域８２と、外周領域１２に位置する第１外周電極７３と、を備える。素子分離領域８２は、第２実施形態と同様に、セル領域１１と外周領域１２との間に位置している。平面視における素子分離領域８２の形状および平面視における第１外周電極７３の形状は、第２実施形態と同様である。また、Ｚ方向に沿う平面で素子分離領域８２を切断した断面形状は、第２実施形態と同様である。図２３および図２４に示すとおり、素子分離領域８２の幅および深さのそれぞれは、第２実施形態と同様である。第１外周電極７３の幅は、第２実施形態と同様である。ゲート配線５３とゲートパッド４３との位置関係は、第１実施形態と同様である。 図２２に示すように、ソース接続配線５４が省略されている。各ソース配線５２は、平面視において素子分離領域８２よりも内方に位置している。 図２３に示す例では、素子分離領域８２と第１外周電極７３とのＸ方向の間の距離は、素子分離領域８２とセル領域１１の最外周のソース電極２８のソースコンタクト２８ＡとのＸ方向の間の距離よりも小さい。つまり、素子分離領域８２は、Ｘ方向において、セル領域１１の最外周のソース電極２８のソースコンタクト２８Ａよりも第１外周電極７３の近くに配置されている。 図２４に示すように、窒化物半導体装置１０は、Ｚ方向においてソース電極２８と半導体基板２１とを電気的に接続するビア９１を備える。ビア９１は、セル領域１１において電子供給層２４および電子走行層２３の双方を貫通している。ビア９１は、バッファ層２２をさらに貫通している。これにより、ビア９１は、ソース電極２８と半導体基板２１との双方に接している。ビア９１は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料によって埋め込まれていてよい。このように、半導体基板２１は、ソース電極２８と電気的に接続されている。なお、ビア９１の個数は任意に変更可能である。一例では、ビア９１は、複数設けられてよい。 図２５に示すとおり、第１外周電極７３とゲート電極２９との電気的接続構造は、第１実施形態（第２実施形態）と同様である。つまり、ゲートビア６３によってゲート電極２９とゲート配線５３とが接続され、第１外周ビア６８によって第１外周電極７３とゲート配線５３とが接続されている。 ［窒化物半導体装置の製造方法］ 第３実施形態の窒化物半導体装置１０の製造方法は、ソース電極２８が半導体基板２１と電気的に接続するように形成される点、並びに窒化物半導体層７１を形成する工程および第２外周電極７２を形成する工程が省略される点以外は、第２実施形態と同様である。 図２６を参照して、第３実施形態の窒化物半導体装置１０の製造方法において追加される工程について説明する。 窒化物半導体装置１０の製造方法は、ソース電極２８が半導体基板２１と電気的に接続するように形成されることとして、ソース電極２８と半導体基板２１とを接続するビア９１を形成することを備える。この工程では、まず例えばエッチングを用いて半導体層２０に貫通孔９１Ａが形成される。貫通孔９１Ａは、電子供給層２４、電子走行層２３、およびバッファ層２２をＺ方向に貫通している。この貫通孔９１Ａによって半導体基板２１が露出する。続いて、貫通孔９１Ａに導電材料が充填される。この導電材料は、ビア９１を構成する材料である。これにより、半導体基板２１と接するビア９１が形成される。ビア９１は、例えば柱状の部品であり、半導体層２０の第１面２０Ｓから露出している。 その後、図示していないが、ドレイン電極２７、ソース電極２８、および第１外周電極７３が形成されることによって、ソース電極２８とビア９１とが接する。これにより、ビア９１を通してソース電極２８が半導体基板２１と電気的に接続される。 ［第３実施形態の作用］ 図２４、図２５および図２７を参照して、第３実施形態の窒化物半導体装置１０の作用について説明する。図２７は、窒化物半導体装置１０の回路構成を模式的に示している。 第３実施形態の窒化物半導体装置１０は、バッファ層２２および電子走行層２３によって構成される抵抗ＲＡを含む。図２５に示すように、第１外周電極７３は、第１外周ビア６８、ゲート配線５３、およびゲートパッドビア６６を通してゲートパッド４３と電気的に接続されている。図２４に示すように、第１外周電極７３は、抵抗ＲＡとして機能する電子走行層２３およびバッファ層２２を通して半導体基板２１と電気的に接続される。半導体基板２１は、ビア９１およびソース電極２８と電気的に接続されている。ソース電極２８は、第１実施形態と同様に、ソースパッド４２と電気的に接続されている。したがって、抵抗ＲＡは、ゲート電極２９とソースパッド４２との間に接続される。 ゲート・ソース間に加わるサージ電圧によって、ゲートパッド４３に負の電圧が印加され、ソースパッド４２に正の電圧が印加されると、ソース電極２８に電気的に接続された半導体基板２１からゲートパッド４３に向けてサージ電流が流れようとする。ゲートパッド４３に対して電気的に接続された第１外周電極７３は、電子供給層２４とオーミック接触している。したがって、サージ電流は、第１外周電極７３を通してゲートパッド４３に向けてゲート電極２９ではなく、第１外周電極７３に流れる。このため、図２７に示すように、窒化物半導体装置１０のゲート電極２９は、抵抗ＲＡ（バッファ層２２および電子走行層２３）を介してソースパッド４２に電気的に接続されている。したがって、サージ電流は、抵抗ＲＡを通して第１外周電極７３に流れる。このように、サージ電流がセル領域１１に流れることを抑制できる。 ［第３実施形態の効果］ 第３実施形態の窒化物半導体装置１０によれば、第２実施形態の（２－１）、（２－２）、（２－４）、および（２－５）と同様の効果に加え、以下の効果が得られる。 （３－１）窒化物半導体装置１０は、半導体基板２１と、半導体基板２１の上に位置する電子走行層２３と、電子走行層２３の上に位置し、電子走行層２３よりも大きなバンドギャップを有する電子供給層２４と、電子供給層２４の上に部分的に位置し、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２６と、ゲート層２６の上に位置するゲート電極２９と、電子供給層２４の上に位置し、互いに離隔するソース電極２８およびドレイン電極２７と、を備える。窒化物半導体装置１０は、ゲート電極２９、ソース電極２８、およびドレイン電極２７を含むトランジスタが設けられるセル領域１１と、平面視においてセル領域１１を囲む外周領域１２と、セル領域１１と外周領域１２との間に位置し、セル領域１１と外周領域１２とを電気的に分離する素子分離領域８２と、外周領域１２に位置する第１外周電極７３と、を備える。半導体基板２１は、ソース電極２８と電気的に接続されている。第１外周電極７３は、ゲート電極２９と電気的に接続されている。 この構成によれば、ゲート・ソース間に加わるサージ電圧として、ゲート電極２９に負の電圧が印加され、ソース電極２８に正の電圧が印加される場合にサージ電流が半導体基板２１から第１外周電極７３に向けて流れるため、サージ電流がセル領域１１に流れることを抑制できる。したがって、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 ＜第４実施形態＞ 図２８および図２９を参照して、第４実施形態の窒化物半導体装置１０について説明する。第４実施形態の窒化物半導体装置１０では、第１実施形態の窒化物半導体装置１０と比較して、外周領域１２の構成が主に異なる。以下では、第１実施形態と共通する構成要素には同一符号を付し、その説明を省略する。図２８は、第４実施形態の窒化物半導体装置１０の簡略的な電気的接続構造を示している。図２９は、窒化物半導体装置１０の外周領域１２における概略断面構造を模式的に示している。 ［窒化物半導体装置の構成］ 図２８に示すように、第４実施形態の窒化物半導体装置１０は、外周領域１２に設けられた窒化物半導体層７４および第３外周電極７５を備える。第３外周電極７５は、窒化物半導体層７４上に配置されている。一例では、窒化物半導体層７４は、電気的にフローティング状態である。窒化物半導体層７４の電位は、第１外周電極７３の電位と異なるといえる。窒化物半導体層７４の電位は、窒化物半導体層７１の電位とは異なるといえる。窒化物半導体層７４の電位は、ソース電極２８の電位とは異なるといえる。一例では、第３外周電極７５は、電気的にフローティング状態である。ここで、窒化物半導体層７４は「第２窒化物半導体層」の一例であり、窒化物半導体層７１は「第１窒化物半導体層」の一例である。 窒化物半導体層７４および第３外周電極７５の各々は、平面視において第２外周電極７２と第１外周電極７３との間に配置されている。窒化物半導体層７４は、窒化物半導体層７１から間隔を空けて配置されている。窒化物半導体層７４は、平面視において窒化物半導体層７１を囲む環状を有する。一例では、窒化物半導体層７４は、平面視において閉じた環状を有する。一例では、窒化物半導体層７４は、平面視において四角環状である。一例では、四角環状の窒化物半導体層７４の４つのコーナ部分は、外方に向けて凸となる湾曲状である。第３外周電極７５は、平面視において第２外周電極７２を囲む環状を有する。一例では、第３外周電極７５は、平面視において閉じた環状を有する。一例では、第３外周電極７５は、平面視において四角環状である。一例では、四角環状の第３外周電極７５の４つのコーナ部分は、外方に向けて凸となる湾曲状である。 図２９に示すように、窒化物半導体層７４は、電子供給層２４の上に設けられている。一例では、Ｚ方向における窒化物半導体層７４の位置は、Ｚ方向における窒化物半導体層７１の位置と同じである。窒化物半導体層７４は、窒化物半導体によって構成されている。一例では、窒化物半導体層７４は、電子供給層２４よりも小さなバンドギャップを有し、かつアクセプタ型不純物を含む窒化物半導体によって構成されている。一例では、窒化物半導体層７４は、アクセプタ型不純物がドープされたＧａＮ（ｐ型ＧａＮ層）である。アクセプタ型不純物は、Ｍｇ、Ｚｎ、およびＣのうち少なくとも１つであってよい。一例では、窒化物半導体層７４の不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である。また一例では、窒化物半導体層７４の不純物濃度は、２×１０１８ｃｍ－３以上５×１０１８ｃｍ－３以下である。一例では、窒化物半導体層７４の不純物濃度は、ゲート層２６の不純物濃度と等しくてよい。一例では、窒化物半導体層７４の不純物濃度は、窒化物半導体層７１の不純物濃度と等しくてよい。なお、窒化物半導体層７４の不純物濃度は任意に変更可能である。一例では、窒化物半導体層７４の不純物濃度とゲート層２６の不純物濃度とは互いに異なっていてもよい。一例では、窒化物半導体層７１の不純物濃度と窒化物半導体層７４の不純物濃度とは互いに異なっていてもよい。 窒化物半導体層７４の幅ＷＲは、例えばゲート層２６の幅ＷＧよりも大きい。一例では、窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの２倍以上であってよい。一例では、窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの２５倍以下であってよい。一例では、窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの２倍以上５倍以下、５倍以上１０倍以下、１０倍以上１５倍以下、１５倍以上２０倍以下、および２０倍以上２５倍以下のうち少なくとも１つに属する範囲を有してよい。一例では、窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの５倍以上１５倍以下であるとよい。 窒化物半導体層７４の幅ＷＲは、例えば窒化物半導体層７１の幅ＷＳよりも大きい。一例では、窒化物半導体層７４の幅ＷＲは、窒化物半導体層７１の幅ＷＳの２倍以上であってよい。一例では、窒化物半導体層７４の幅ＷＲは、窒化物半導体層７１の幅ＷＳの２５倍以下であってよい。ここで、窒化物半導体層７４の幅ＷＲは、平面視において窒化物半導体層７４が延びる方向と直交する方向の寸法によって定義されてよい。窒化物半導体層７４の厚さＴＲは、ゲート層２６の厚さＴＧと等しくてよい。窒化物半導体層７４の厚さＴＲは、窒化物半導体層７１の厚さＴＳと等しくてよい。 第３外周電極７５は、窒化物半導体層７４と接している。第３外周電極７５は、例えば窒化物半導体層７４とショットキー接合する性質をもつ材料によって構成され得る。これにより、第３外周電極７５と窒化物半導体層７４とは、ショットキー接合されている。 第３外周電極７５は、１つまたは複数の金属層を含んでよい。一例では、第３外周電極７５は、窒化物半導体層７４と接触する部分である第１金属層と、第１金属層の上に設けられた第２金属層とによって構成されていてもよい。第１金属層は、窒化物半導体層７４とショットキー接合する性質を持つ材料によって構成され得る。一例では、第１金属層は、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉ、およびＷＳｉＮのうち少なくとも１つを含む。一例では、第１金属層は、ＴｉＮを含む。一例では、第２金属層は、Ｔｉを含む。このように、第３外周電極７５は、ゲート電極２９と同じ導電材料によって構成されている。 第３外周電極７５の幅ＷＲＡは、例えばゲート電極２９の幅ＷＧＡよりも大きい。一例では、第３外周電極７５の幅ＷＲＡは、ゲート電極２９の幅ＷＧＡの２倍以上であってよい。一例では、第３外周電極７５の幅ＷＲＡは、ゲート電極２９の幅ＷＧＡの２５倍以下であってよい。第３外周電極７５の幅ＷＲＡは、例えば第２外周電極７２の幅ＷＳＡよりも大きい。一例では、第３外周電極７５の幅ＷＲＡは、第２外周電極７２の幅ＷＳＡの２倍以上であってよい。一例では、第３外周電極７５の幅ＷＲＡは、第２外周電極７２の幅ＷＳＡの２５倍以下であってよい。 窒化物半導体層７４および第３外周電極７５の双方は、第１絶縁層３１によって覆われている。このため、窒化物半導体層７４および第３外周電極７５と窒化物半導体層７１および第２外周電極７２との間には、第１絶縁層３１が介在している。窒化物半導体層７４および第３外周電極７５と第１外周電極７３との間には第１絶縁層３１が介在している。 ［窒化物半導体装置の製造方法］ 第４実施形態の窒化物半導体装置１０の製造方法は、窒化物半導体層７４を形成することおよび第３外周電極７５を形成することが追加された点以外は、第１実施形態と同様である。以下、追加される工程について説明する。 窒化物半導体装置１０の製造方法は、上述のとおり、窒化物半導体層７４を形成することを備える。窒化物半導体層７４を形成することは、ゲート層２６を形成することおよび窒化物半導体層７１を形成することと共通の工程で実施される。窒化物半導体装置１０の製造方法は、上述のとおり、第３外周電極７５を形成することを備える。第３外周電極７５を形成することは、ゲート電極２９を形成することおよび第２外周電極７２を形成することと共通の工程で実施される。 つまり、図１２に示す窒化物半導体層８０１は、ゲート層２６、窒化物半導体層７１、および窒化物半導体層７４を構成する。窒化物半導体層８０１の上に形成された電極層８０２は、ゲート電極２９、第２外周電極７２、および第３外周電極７５を構成する。そして、リソグラフィおよびエッチングによって、電極層８０２および窒化物半導体層８０１が順に選択的に除去されることによって、ゲート電極２９、第２外周電極７２、および第３外周電極７５と、ゲート層２６、窒化物半導体層７１、および窒化物半導体層７４とが形成される。 ［第４実施形態の作用］ 第４実施形態の窒化物半導体装置１０の作用について説明する。窒化物半導体装置１０は、ゲート閾値電圧が正の値となるノーマリオフ型のＨＥＭＴである。 ゲート電圧Ｖｇｓが、セル領域１１のトランジスタ（トランジスタセルＴｒ１～Ｔｒ４）のゲート閾値電圧の負の値よりも負側に大きくなる場合に、セル領域１１のソース電極２８から第１外周電極７３に向けて電流が流れるおそれがある。 この点、第４実施形態では、窒化物半導体層７１と第１外周電極７３との間に窒化物半導体層７４が配置されているため、窒化物半導体層７１と第１外周電極７３との間では、２ＤＥＧ２５が空乏化されている。これにより、セル領域１１のソース電極２８から第１外周電極７３に流れる電流が遮断される。したがって、セル領域１１のソース電極２８から第１外周電極７３に電流が流れることを抑制できる。 一方、例えば静電気によるサージ電圧の絶対値は、ゲート電圧Ｖｇｓの絶対値よりも十分に大きい。このため、ゲート・ソース間に加わるサージ電圧として、ゲート電極２９に負の電圧が印加され、ソース電極２８に正の電圧が印加される場合、サージ電流は、第２外周電極７２、窒化物半導体層７１、および２ＤＥＧ２５を通り、第１外周電極７３に流れる。または、サージ電流は、窒化物半導体層７１に隣接するソース電極２８から、２ＤＥＧ２５を通り、第１外周電極７３に流れる。このため、サージ電流がセル領域１１に流れることが抑制される。 このように、サージ電流は第２外周電極７２、または、窒化物半導体層７１に隣接するソース電極２８から第１外周電極７３に流れる一方、窒化物半導体装置１０の動作時においてソース電極２８から第１外周電極７３に電流が流れることが抑制される。 ［第４実施形態の効果］ 第４実施形態の窒化物半導体装置１０によれば、第１実施形態の効果に加え、以下の効果が得られる。 （４－１）窒化物半導体装置１０は、アクセプタ型不純物を含む窒化物半導体層７４を備える。窒化物半導体層７４は、窒化物半導体層７１と第１外周電極７３との間に配置されている。 この構成によれば、窒化物半導体層７４によって窒化物半導体層７１と第１外周電極７３との間で２ＤＥＧ２５の空乏化を図ることができる。このため、ゲート閾値電圧の負の値よりも負側に大きいゲート電圧Ｖｇｓが印加されても、セル領域１１のソース電極２８から第１外周電極７３に電流が流れることを抑制できる。 （４－２）例えば窒化物半導体層７４がソース電極２８と電気的に接続された構成の場合、ゲート閾値電圧の負の値よりも負側に大きいゲート電圧Ｖｇｓが印加されると、窒化物半導体層７４を通して第１外周電極７３に電流が流れてしまう。 この点、第４実施形態では、窒化物半導体層７４は、電気的にフローティング状態である。この構成によれば、窒化物半導体層７４の直下の２ＤＥＧ２５の空乏化を図ることができるとともに、窒化物半導体層７４から第１外周電極７３に電流が流れることを抑制できる。 （４－３）窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの２倍以上である。 この構成によれば、ゲート閾値電圧の負の値よりも負側に大きいゲート電圧Ｖｇｓが印加されても、セル領域１１のソース電極２８から第１外周電極７３に電流が流れることをさらに抑制できる。 （４－４）窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの２５倍以下である。 この構成によれば、窒化物半導体装置１０の大型化を抑制できる。 （４－５）窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの５倍以上１５倍以下である。 この構成によれば、ゲート閾値電圧の負の値よりも負側に大きいゲート電圧Ｖｇｓが印加されても、セル領域１１のソース電極２８から第１外周電極７３に電流が流れることをさらに抑制できるとともに、窒化物半導体装置１０の大型化をさらに抑制できる。 （４－６）窒化物半導体層７４を形成すること、窒化物半導体層７１を形成すること、およびゲート層２６を形成することは、共通の工程で実施される。窒化物半導体層７４の不純物濃度、窒化物半導体層７１の不純物濃度、およびゲート層２６の不純物濃度は、互いに等しい。 この構成によれば、共通の工程で窒化物半導体層７４、窒化物半導体層７１、およびゲート層２６が形成されるとともに、窒化物半導体層７４へのドーピング量と、窒化物半導体層７１へのドーピング量と、ゲート層２６へのドーピング量とを変更する必要がなくなる。したがって、窒化物半導体装置１０の製造工程の簡素化を図ることができる。 （４－７）ゲート電極２９を形成すること、第２外周電極７２を形成すること、および第３外周電極７５を形成することは、共通の工程で実施される。ゲート電極２９、第２外周電極７２、および第３外周電極７５は、互いに同じ材料によって形成される。 この構成によれば、共通の材料および共通の工程によってゲート電極２９、第２外周電極７２、および第３外周電極７５が形成されるため、窒化物半導体装置１０の製造工程の簡素化を図ることができる。 ＜変更例＞ 各以下のように変更して実施することができる。また、各実施形態および以下の各変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。 ・各実施形態において、外周分離領域８１の構成は、窪み部８１Ａに限られず、任意に変更可能である。一例では、図３０に示すように、外周分離領域８１は、不活性領域９３を含んでよい。詳細には、電子走行層２３および電子供給層２４は、活性領域９２と、活性領域９２よりも２ＤＥＧ２５が発生しにくい不活性領域９３と、を含む。不活性領域９３は、Ｚ方向において電子供給層２４を貫通するとともに電子走行層２３の少なくとも一部まで延びている。このため、外周分離領域８１は、Ｚ方向において電子供給層２４および電子走行層２３の双方にわたり延びている。図３０に示す例では、不活性領域９３は、Ｚ方向において電子供給層２４を貫通するとともに電子走行層２３のＺ方向の全体にわたり延びている。なお、不活性領域９３は、イオン注入によって形成することができる。イオン注入種としては、水素、ボロン、フッ素、アルゴン等が挙げられる。また、図３０では、不活性領域９３にドットを付している。 ・第２および第３実施形態において、素子分離領域８２の構成は、窪み部８２Ａに限られず、任意に変更可能である。一例では、図３０に示すように、素子分離領域８２は、不活性領域９３を含んでよい。このため、素子分離領域８２は、Ｚ方向において電子供給層２４および電子走行層２３の双方にわたり延びている。 ・各実施形態において、外周分離領域８１のＺ方向の寸法は任意に変更可能である。一例では、外周分離領域８１は、Ｚ方向において電子供給層２４および電子走行層２３の双方を貫通するように延びていてもよい。 ・第２および第３実施形態において、素子分離領域８２のＺ方向の寸法は任意に変更可能である。一例では、素子分離領域８２は、Ｚ方向において電子供給層２４を貫通するとともに電子走行層２３の一部に延びていてもよい。つまり、素子分離領域８２の窪み部８２Ａの底面は、Ｚ方向においてバッファ層２２から離隔していてもよい。 ・各実施形態において、ドレイン電極２７、ソース電極２８、および第１外周電極７３と電子供給層２４との接続構造は任意に変更可能である。一例では、図３１に示すように、第１外周電極７３の一部は、Ｚ方向において電子供給層２４に入り込んでいてもよい。また、ソース電極２８およびドレイン電極２７の双方は、Ｚ方向において電子供給層２４に入り込んでいてもよい。一例では、窒化物半導体装置１０の製造時において、第１外周電極７３、ソース電極２８、およびドレイン電極２７が形成された後、熱処理が実施された場合、第１外周電極７３のコンタクト部７３Ａ、ソース電極２８のソースコンタクト２８Ａ、およびドレイン電極２７のドレインコンタクト２７Ａが熱拡散することによって電子供給層２４に向けて拡がる。これにより、コンタクト部７３Ａ、ソースコンタクト２８Ａ、およびドレインコンタクト２７Ａの各々が電子供給層２４に入り込むように形成される。この構成によれば、第１外周電極７３と２ＤＥＧ２５とのＺ方向の間の距離が短くなるため、サージ電流が第１外周電極７３に流れやすくなる。したがって、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。加えて、ソースコンタクト２８Ａおよびドレインコンタクト２７Ａと２ＤＥＧ２５との間の距離が短くなるため、窒化物半導体装置１０のオン抵抗を低減できる。 ・各実施形態において、第１外周電極７３の数は任意に変更可能である。一例では、第１外周電極７３は、複数設けられていてもよい。複数の第１外周電極７３は、例えば図３２に示すように、第１電極７３Ｐおよび第２電極７３Ｑを含んでよい。第１電極７３Ｐは、平面視において窒化物半導体層７１とセル領域１１との間に位置している。第２電極７３Ｑは、平面視において窒化物半導体層７１よりも外周領域１２の周縁寄りに位置している。一例では、平面視において第１電極７３Ｐと窒化物半導体層７１との間の距離ＤＰと第２電極７３Ｑと窒化物半導体層７１との間の距離ＤＱとは互いに等しい。 第１電極７３Ｐは、平面視においてセル領域１１を囲む環状である。一例では、第１電極７３Ｐは、平面視において四角環状である。一例では、四角環状の第１電極７３Ｐの４つのコーナ部分は、外方に向けて凸となる湾曲状である。 窒化物半導体層７１は、平面視において第１電極７３Ｐを囲む環状である。一例では、窒化物半導体層７１は、平面視において四角環状である。一例では、四角環状の窒化物半導体層７１の４つのコーナ部分は、外方に向けて凸となる湾曲状である。第２外周電極７２は、平面視において第１電極７３Ｐを囲む環状である。一例では、第２外周電極７２は、平面視において四角環状である。一例では、四角環状の第２外周電極７２の４つのコーナ部分は、外方に向けて凸となる湾曲状である。 第２電極７３Ｑは、平面視において窒化物半導体層７１を囲む環状である。一例では、第２電極７３Ｑは、平面視において四角環状である。一例では、四角環状の第２電極７３Ｑの４つのコーナ部分は、外方に向けて凸となる湾曲状である。第２電極７３Ｑは、平面視において第２外周電極７２を囲む環状であるともいえる。 窒化物半導体装置１０は、第１電極７３Ｐとセル領域１１との間に位置する素子分離領域８２をさらに備える。素子分離領域８２は、平面視においてセル領域１１を囲む環状である。一例では、素子分離領域８２は、平面視において四角環状である。詳細には、四角環状の素子分離領域８２の４つのコーナ部分は、外方に向けて凸となる湾曲状である。素子分離領域８２は、窪み部８２Ａを含む。窪み部８２Ａの形状およびサイズは、第２実施形態の窪み部８２Ａと同じである。 図示していないが、第１電極７３Ｐは、第１外周ビアによってゲート配線５３に電気的に接続されている。第２電極７３Ｑは、第２外周ビアによってゲート配線５３に電気的に接続されている。第１外周ビアおよび第２外周ビアの各々は、例えば第１外周ビア６８（図９参照）と同じ材料および同じ構成である。このように、第１電極７３Ｐおよび第２電極７３Ｑは、ゲート電極２９と電気的に接続されている。 この構成によれば、第２外周電極７２に流れるサージ電流は、窒化物半導体層７１および２ＤＥＧ２５を通して第１電極７３Ｐおよび第２電極７３Ｑの双方に流れる。これにより、サージ電流が流れる電流経路が増えるため、ソース電極２８からゲート電極２９に向けてサージ電流が流れやすくなる。したがって、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。 なお、第１電極７３Ｐおよび第２電極７３Ｑの位置は任意に変更可能である。一例では、各電極７３Ｐ，７３Ｑは、平面視において窒化物半導体層７１よりもセル領域１１寄りに配置されていてもよい。つまり、各電極７３Ｐ，７３Ｑは、平面視において窒化物半導体層７１と素子分離領域８２との間に配置されていてもよい。また別の例では、各電極７３Ｐ，７３Ｑは、平面視において窒化物半導体層７１よりも半導体層２０の周縁寄りに配置されていてもよい。つまり、各電極７３Ｐ，７３Ｑは、平面視において窒化物半導体層７１と外周分離領域８１との間に配置されていてもよい。また、第１電極７３Ｐおよび第２電極７３Ｑのいずれかが平面視において隙間を有する環状であってもよい。 ・第１および第２実施形態において、窒化物半導体層７１と電子供給層２４との接続構造は任意に変更可能である。一例では、図３３に示すように、電子供給層２４は、凹部２４Ａを含む。窒化物半導体層７１は、凹部２４Ａに位置している。凹部２４Ａは、平面視においてセル領域１１を囲む環状であってよい。窒化物半導体層７１は、凹部２４Ａに入り込んでいる。このため、窒化物半導体層７１の下面７１Ｂは、電子供給層２４の上面２４Ｂよりも電子走行層２３（２ＤＥＧ２５）寄りに位置している。なお、電子供給層２４の上面２４Ｂは、半導体層２０の第１面２０Ｓを構成している。このため、窒化物半導体層７１の下面７１Ｂは、半導体層２０の第１面２０Ｓよりも電子走行層２３（２ＤＥＧ２５）寄りに位置している。 この構成によれば、窒化物半導体層７１と２ＤＥＧ２５との間の距離が短くなるため、第２外周電極７２から窒化物半導体層７１および２ＤＥＧ２５を通して第１外周電極７３にサージ電流が流れやすくなる。したがって、窒化物半導体装置１０のＥＳＤ耐量の向上を図ることができる。なお、図示していないが、ゲート層２６と電子供給層２４との接続構造を窒化物半導体層７１と電子供給層２４との接続構造と同様に変更してもよい。 ・各実施形態において、ソース電極２８からソースフィールドプレート２８Ｃを省略してもよい。 ・第１および第２実施形態において、平面視における窒化物半導体層７１の形状は任意に変更可能である。一例では、窒化物半導体層７１は、平面視において楕円環状、長円環状、円環状、および四角環状以外の多角環状のいずれかであってよい。窒化物半導体層７１は、平面視において一部に間隔を有する環状であってもよい。また別の例では、窒化物半導体層７１は、平面視において環状以外の形状であってもよい。 ・第１および第２実施形態において、平面視における第２外周電極７２の形状は任意に変更可能である。一例では、第２外周電極７２は、平面視において楕円環状、長円環状、円環状、および四角環状以外の多角環状のいずれかであってよい。第２外周電極７２は、平面視において一部に間隔を有する環状であってもよい。また別の例では、第２外周電極７２は、平面視において環状以外の形状であってもよい。 ・第２および第３実施形態において、平面視における素子分離領域８２の形状は任意に変更可能である。一例では、素子分離領域８２は、平面視において楕円環状、長円環状、円環状、および四角環状以外の多角環状のいずれかであってよい。素子分離領域８２は、平面視において一部に間隔を有する環状であってもよい。また別の例では、素子分離領域８２は、平面視において環状以外の形状であってもよい。 ・各実施形態において、平面視における第１外周電極７３の形状は任意に変更可能である。一例では、第１外周電極７３は、平面視において楕円環状、長円環状、円環状、および四角環状以外の多角環状のいずれかであってよい。第１外周電極７３は、平面視において一部に間隔を有する環状であってもよい。また別の例では、第１外周電極７３は、平面視において環状以外の形状であってもよい。 ・各実施形態において、平面視における外周分離領域８１の形状は任意に変更可能である。一例では、外周分離領域８１は、平面視において楕円環状、長円環状、円環状、および四角環状以外の多角環状のいずれかであってよい。外周分離領域８１は、平面視において一部に間隔を有する環状であってもよい。また別の例では、外周分離領域８１は、平面視において環状以外の形状であってもよい。 ・各実施形態において、外周分離領域８１の幅ＷＡは、素子分離領域８２の幅ＷＢ以下であってもよい。 ・第１実施形態において、窒化物半導体層７１とセル領域１１との間に素子分離領域８２が設けられていてもよい。これにより、第２外周電極７２から窒化物半導体層７１および２ＤＥＧ２５に流れるサージ電流がセル領域１１に流れることをさらに抑制できる。 ・第２および第３実施形態において、素子分離領域８２を省略してもよい。 ・第１および第２実施形態において、ゲート電極２９および第２外周電極７２は、互いに異なる導電材料によって構成されていてもよい。 ・各実施形態において、ソース電極２８、ドレイン電極２７、および第１外周電極７３は、互いに異なる導電材料によって構成されていてもよい。 ・第３実施形態において、ソース電極２８と半導体基板２１との電気的接続構造は、ビア９１に限られず、任意に変更可能である。一例では、窒化物半導体装置１０の外部に設けられた配線部材（例えばワイヤ）によって、ソースパッド４２と半導体基板２１とが電気的に接続されていてもよい。これにより、ソースパッド４２を通してソース電極２８が半導体基板２１と電気的に接続される。 ・各実施形態において、ゲート配線５３の幅ＷＧＢは、ゲート電極２９の幅ＷＧＡ以下であってもよい。 ・各実施形態において、第１外周電極７３と電子供給層２４との間に、別の導電層が介在していてもよい。第１外周電極７３は、当該導電層を通して電子供給層２４と電気的に接続されていてもよい。 ・第４実施形態において、第３外周電極７５を省略してもよい。 ・第４実施形態において、窒化物半導体層７４の数は任意に変更可能である。窒化物半導体層７４は、第１外周電極７３と窒化物半導体層７１との間に複数設けられていてもよい。 ・第４実施形態において、Ｚ方向における窒化物半導体層７４の位置は任意に変更可能である。一例では、窒化物半導体層７４は、Ｚ方向において窒化物半導体層７１とは異なる位置に設けられていてもよい。別の例では、窒化物半導体層７４の下面は、Ｚ方向において電子供給層２４の上面２４Ｂよりも電子走行層２３（２ＤＥＧ２５）寄りに位置していてよい。この場合、窒化物半導体層７１の下面もＺ方向において電子供給層２４の上面２４Ｂよりも電子走行層２３（２ＤＥＧ２５）寄りに位置していてよい。 ・第４実施形態において、窒化物半導体層７４の幅ＷＲは任意に変更可能である。一例では、窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧ以下であってもよい。一例では、窒化物半導体層７４の幅ＷＲは、ゲート層２６の幅ＷＧの２５倍よりも大きくてもよい。 ・第４実施形態において、図３０に示す変更例のように、第１外周電極７３が窒化物半導体層７１よりもセル領域１１寄りに配置されていてもよい。この場合においても窒化物半導体層７４は、第１外周電極７３と窒化物半導体層７１との間に配置されている。 本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、例えば「第１要素が第２要素上に配置される」という表現は、或る実施形態では第１要素が第２要素に接触して第２要素上に直接配置され得るが、他の実施形態では第１要素が第２要素に接触することなく第２要素の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１要素と第２要素との間に他の要素が形成される構造を排除しない。 本開示で使用されるＺ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本開示で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えばＸ方向が鉛直方向であってもよく、またはＹ方向が鉛直方向であってもよい。 ＜付記＞ 本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のため、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。 ［付記１］ 半導体基板（２１）と、 前記半導体基板（２１）の上に位置する電子走行層（２３）と、 前記電子走行層（２３）の上に位置し、前記電子走行層（２３）よりも大きなバンドギャップを有する電子供給層（２４）と、 前記電子供給層（２４）の上に部分的に位置し、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２６）と、 前記ゲート層（２６）の上に位置するゲート電極（２９）と、 前記電子供給層（２４）の上に位置し、互いに離隔するソース電極（２８）およびドレイン電極（２７）と、 を備える窒化物半導体装置（１０）であって、 前記窒化物半導体装置（１０）は、 前記ゲート電極（２９）、前記ソース電極（２８）、および前記ドレイン電極（２７）を含むトランジスタが設けられるセル領域（１１）と、 前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む外周領域（１２）と、 前記外周領域（１２）に位置し、アクセプタ型不純物を含む窒化物半導体によって構成された窒化物半導体層（７１）と、 前記窒化物半導体層（７１）の上に位置する第２外周電極（７２）と、 前記外周領域（１２）に位置する第１外周電極（７３）と、 を備え、 前記第１外周電極（７３）は、前記ゲート電極（２９）と電気的に接続されており、 前記第２外周電極（７２）は、前記ソース電極（２８）と電気的に接続されている、 窒化物半導体装置（１０）。 ［付記２］ 前記窒化物半導体層（７１）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記第１外周電極（７３）よりも前記セル領域（１１）寄りに位置するとともに、前記セル領域（１１）の前記トランジスタと二次元電子ガス（２５）を通して電気的に接続されている、 付記１に記載の窒化物半導体装置。 ［付記３］ 前記窒化物半導体層（７１）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て環状である、 付記１または２に記載の窒化物半導体装置。 ［付記４］ 前記第１外周電極（７３）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記窒化物半導体層（７１）および前記第２外周電極（７２）を囲む環状である、 付記１～３のいずれか１つに記載の窒化物半導体装置。 ［付記５］ 前記セル領域（１１）と前記外周領域（１２）との間に位置し、前記セル領域（１１）と前記外周領域（１２）とを電気的に分離する素子分離領域（８２）をさらに備え、 前記第１外周電極（７３）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記第２外周電極（７２）よりも前記セル領域（１１）寄りに位置し、 前記素子分離領域（８２）は、前記第１外周電極（７３）と前記セル領域（１１）との間に位置している、 付記１に記載の窒化物半導体装置。 ［付記６］ 前記素子分離領域（８２）は、前記半導体基板（２１）の厚さ方向（Ｚ）において前記電子供給層（２４）を貫通するとともに前記電子走行層（２３）の少なくとも一部が窪む窪み部（８２Ａ）を含む、 付記５に記載の窒化物半導体装置。 ［付記７］ 前記素子分離領域（８２）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む環状であり、 前記第１外周電極（７３）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記素子分離領域（８２）を囲む環状である、 付記５または６に記載の窒化物半導体装置。 ［付記８］ 前記窒化物半導体層（２６）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記第１外周電極（７３）を囲む環状である、 付記５～７のいずれか１つに記載の窒化物半導体装置。 ［付記９］ 前記ゲート電極（２９）および前記第２外周電極（７２）は、互いに同じ導電材料によって構成されている、 付記１～８のいずれか１つに記載の窒化物半導体装置。 ［付記１０］ 前記ゲート電極（２９）および前記第２外周電極（７２）を覆う第１絶縁層（３１）と、 前記第１絶縁層（３１）の上に位置し、前記ソース電極（２８）および前記ドレイン電極（２７）を覆う第２絶縁層（３２）と、 前記第２絶縁層（３２）上に位置するゲート配線（５３）およびソース配線（５２）と、 前記ゲート配線（５３）と前記ゲート電極（２９）とを接続するゲートビア（６３）と、 前記ゲート配線（５３）と前記第１外周電極（７３）とを接続する第１外周ビア（６５）と、 前記ソース配線（５２）と前記ソース電極（２８）とを接続するソースビア（６２）と、 前記ソース配線（５２）と前記第２外周電極（７２）とを接続する第２外周ビア（６４）と、 を備える、 付記１～９のいずれか１つに記載の窒化物半導体装置。 ［付記１１］ 半導体基板（２１）と、 前記半導体基板（２１）の上に位置する電子走行層（２３）と、 前記電子走行層（２３）の上に位置し、前記電子走行層（２３）よりも大きなバンドギャップを有する電子供給層（２４）と、 前記電子供給層（２４）の上に部分的に位置し、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２６）と、 前記ゲート層（２６）の上に位置するゲート電極（２９）と、 前記電子供給層（２４）の上に位置し、互いに離隔するソース電極（２８）およびドレイン電極（２７）と、 を備える窒化物半導体装置（１０）であって、 前記窒化物半導体装置（１０）は、 前記ゲート電極（２９）、前記ソース電極（２８）、および前記ドレイン電極（２７）を含むトランジスタが設けられるセル領域（１１）と、 前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む外周領域（１２）と、 前記セル領域（１１）と前記外周領域（１２）との間に位置し、前記セル領域（１１）と前記外周領域（１２）とを電気的に分離する素子分離領域（８２）と、 前記外周領域（１２）に位置する第１外周電極（７３）と、 を備え、 前記半導体基板（２１）は、前記ソース電極（２８）と電気的に接続されており、 前記第１外周電極（７３）は、前記ゲート電極（２９）と電気的に接続されている、 窒化物半導体装置（１０）。 ［付記１２］ 前記素子分離領域（８２）は、前記半導体基板（２１）の厚さ方向（Ｚ）において前記電子供給層（２４）を貫通するとともに前記電子走行層（２３）の少なくとも一部が窪む窪み部（８２Ａ）を含む、 付記１１に記載の窒化物半導体装置。 ［付記１３］ 前記素子分離領域（８２）は、前記電子走行層（２３）の厚さ方向（Ｚ）の全体にわたり延びている、 付記１１または１２に記載の窒化物半導体装置。 ［付記１４］ 前記素子分離領域（８２）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む環状であり、 前記第１外周電極（７３）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記素子分離領域（８２）を囲む環状である、 付記１１～１３のいずれか１つに記載の窒化物半導体装置。 ［付記１５］ 前記第１外周電極（７３）の全体の長さは、前記ゲート電極（２９）の全体の長さの１％以上４０％以下である、 付記１～１４のいずれか１つに記載の窒化物半導体装置。 ［付記１６］ 前記第１外周電極（７３）の全体の長さは、前記ゲート電極（２９）の全体の長さの５％以上２０％以下である、 付記１～１４のいずれか１つに記載の窒化物半導体装置。 ［付記１７］ 前記ゲート層（２６）の不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である、 付記１～１６のいずれか１つに記載の窒化物半導体装置。 ［付記１９］ 前記窒化物半導体層（７１）を第１窒化物半導体層として、 アクセプタ型不純物を含む窒化物半導体によって構成された第２窒化物半導体層（７４）を備え、 前記第２窒化物半導体層（７４）は、前記第１外周電極（７３）と前記第１窒化物半導体層（７１）との間に配置されている、 付記１～１８のいずれか１つに記載の窒化物半導体装置。 ［付記２０］ 前記第２窒化物半導体層（７４）は、電気的にフローティング状態である、 付記１９に記載の窒化物半導体装置。 ［付記２１］ 前記第２窒化物半導体層（７４）の幅（ＷＲ）は、前記ゲート層（２６）の幅（ＷＧ）の２倍以上である、 付記１９または２０に記載の窒化物半導体装置。 ［付記２２］ 前記第２窒化物半導体層（７４）の幅（ＷＲ）は、前記ゲート層（２６）の幅（ＷＧ）の２５倍以下である、 付記１９～２１のいずれか１つに記載の窒化物半導体装置。 ［付記２３］ 前記第２窒化物半導体層（７４）の幅（ＷＲ）は、前記ゲート層（２６）の幅（ＷＧ）の５倍以上１５倍以下である、 付記１９または２０に記載の窒化物半導体装置。 ［付記２４］ 前記第２窒化物半導体層（７４）の不純物濃度は、前記ゲート層（２６）の不純物濃度と等しい、 付記１９～２３のいずれか１つに記載の窒化物半導体装置。 ［付記２５］ 前記第２窒化物半導体層（７４）の上に設けられた第３外周電極（７５）を備える、 付記１９～２４のいずれか１つに記載の窒化物半導体装置。 ［付記２６］ 前記ゲート層（２６）の不純物濃度は、２×１０１８ｃｍ－３以上５×１０１８ｃｍ－３以下である、 付記１～１６のいずれか１つに記載の窒化物半導体装置。 ［付記２７］ 前記ソース電極（２８）、前記ドレイン電極（２７）、および前記第１外周電極（７３）は、互いに同じ導電材料によって構成されている、 付記１～２６のいずれか１つに記載の窒化物半導体装置。 ［付記２８］ 前記ゲート電極（２９）と前記ゲート層（２６）とは、ショットキー接合されている、 付記１～２７のいずれか１つに記載の窒化物半導体装置。 ［付記２９］ 前記第２外周電極（７２）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て環状である、 付記３に記載の窒化物半導体装置。 ［付記３０］ 前記電子走行層（２３）および前記電子供給層（２４）は、 活性領域（９２）と、 前記活性領域（９２）よりも二次元電子ガス（２５）が発生しにくい不活性領域（９３）と、 を含み、 前記素子分離領域（８２）は、前記半導体基板（２１）の厚さ方向（Ｚ）において前記電子供給層（２４）および前記電子走行層（２３）の双方にわたり延びており、 前記素子分離領域（８２）は、前記不活性領域（９３）を含む、 付記５または１１に記載の窒化物半導体装置。 ［付記３１］ 前記半導体基板（２１）の厚さ方向（Ｚ）において前記ソース電極（２８）と前記半導体基板（２１）とを電気的に接続するビア（９１）を備え、 前記ビア（９１）は、前記セル領域（１１）において前記電子供給層（２４）および前記電子走行層（２３）の双方を貫通している、 付記１１～１４のいずれか１つに記載の窒化物半導体装置。 ［付記３２］ 前記ゲート電極（２９）および前記第１外周電極（７３）を覆う絶縁層（３１）と、 前記絶縁層（３１）上に位置するゲート配線（５３）と、 前記ゲート配線（５３）と前記ゲート電極（２９）とを接続するゲートビア（６３）と、 前記ゲート配線（５３）と前記第１外周電極（７３）とを接続する第１外周ビア（６５）と、 を備える、 付記１１～１４のいずれか１つに記載の窒化物半導体装置。 ［付記３３］ 前記ゲート配線（５３）の幅（ＷＧＢ）は、前記ゲート電極（２９）の幅（ＷＧＡ）よりも大きい、 付記３２に記載の窒化物半導体装置。 ［付記３３］ 前記第１外周電極（７３）は、前記電子供給層（２４）に接している、 付記１～３２のいずれか１つに記載の窒化物半導体装置。 ［付記３４］ 前記外周領域（１２）の周縁を含む領域に位置する外周分離領域（８１）をさらに備え、 前記外周分離領域（８１）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記第１外周電極（７３）を囲む環状である、 付記１～３３のいずれか１つに記載の窒化物半導体装置。 ［付記３５］ 前記外周分離領域（８１）は、前記半導体基板（２１）の厚さ方向（Ｚ）において前記電子供給層（２４）を貫通するとともに前記電子走行層（２３）の少なくとも一部が窪む窪み部（８１Ａ）を含む、 付記３４に記載の窒化物半導体装置。 ［付記３６］ 前記電子走行層（２３）および前記電子供給層（２４）は、 活性領域（９２）と、 前記活性領域（９２）よりも二次元電子ガス（２５）が発生しにくい不活性領域（９３）と、 を含み、 前記外周分離領域（８１）は、前記半導体基板（２１）の厚さ方向（Ｚ）において前記電子供給層（２４）および前記電子走行層（２３）の双方にわたり延びており、 前記外周分離領域（８１）は、前記不活性領域（９３）を含む、 付記３４に記載の窒化物半導体装置。 ［付記３７］ 前記外周領域（１２）の周縁を含む領域に位置する外周分離領域（８１）をさらに備え、 前記外周分離領域（８１）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記第１外周電極（７３）を囲む環状であり、 前記外周分離領域（８１）の幅（ＷＡ）は、前記素子分離領域（８２）の幅（ＷＢ）よりも大きい、 付記１１～１４のいずれか１つに記載の窒化物半導体装置。 ［付記３８］ 前記窒化物半導体層（７１）の不純物濃度は、前記ゲート層（２６）の不純物濃度と等しい、 付記１～１０のいずれか１つに記載の窒化物半導体装置。 ［付記３９］ 前記ゲート電極（２９）のうち前記ゲート層（２６）と接触する部分は、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉ、およびＷＳｉＮのうち少なくとも１つを含む、 付記１～３８のいずれか１つに記載の窒化物半導体装置。 ［付記４０］ 前記第１外周電極（７３）は、複数設けられている、 付記１～３９のいずれか１つに記載の窒化物半導体装置。 ［付記４１］ 前記第１外周電極（７３）は、第１電極（７３Ｐ）および第２電極（７３Ｑ）を含み、 前記第１電極（７３Ｐ）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記窒化物半導体層（７１）と前記セル領域（１１）との間に位置しており、 前記第２電極（７３Ｑ）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記窒化物半導体層（７１）よりも前記外周領域（１２）の周縁寄りに位置している、 付記１～１０のいずれか１つに記載の窒化物半導体装置。 ［付記４２］ 前記第１電極（７３Ｐ）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む環状であり、 前記窒化物半導体層（７１）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記第１電極（７３Ｐ）を囲む環状であり、 前記第２電極（７３Ｑ）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記窒化物半導体層（７１）を囲む環状である、 付記４１に記載の窒化物半導体装置。 ［付記４３］ 前記第１電極（７３Ｐ）と前記セル領域（１１）との間に位置する素子分離領域（８２）をさらに備え、 前記素子分離領域（８２）は、前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む環状である、 付記４１または４２に記載の窒化物半導体装置。 ［付記４４］ 前記第１外周電極（７３）の一部は、前記半導体基板（２１）の厚さ方向（Ｚ）において前記電子供給層（２４）に入り込んでいる、 付記１～４３のいずれか１つに記載の窒化物半導体装置。 ［付記４５］ 前記ソース電極（２８）および前記ドレイン電極（２７）の双方は、前記半導体基板（２１）の厚さ方向（Ｚ）において前記電子供給層（２４）に入り込んでいる、 付記４４に記載の窒化物半導体装置。 ［付記４６］ 前記電子供給層（２４）は、凹部（２４Ａ）を含み、 前記窒化物半導体層（２６）は、前記凹部（２４Ａ）に位置している、 付記１～１０のいずれか１つに記載の窒化物半導体装置。 ［付記４７］ 前記第１外周電極（７３）の幅（ＷＧＣ）は、前記第２外周電極（７２）の幅（ＷＳＡ）よりも大きい、 付記１～１０のいずれか１つに記載の窒化物半導体装置。 ［付記４８］ 半導体基板（２１）の上に電子走行層（２３）を形成することと、 前記電子走行層（２３）よりも大きなバンドギャップを有する電子供給層（２４）を前記電子走行層（２３）の上に形成することと、 アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２６）を前記電子供給層（２４）の上に部分的に形成することと、 前記ゲート層（２６）の上にゲート電極（２９）を形成することと、 前記電子供給層（２４）の上に互いに離隔したソース電極（２８）およびドレイン電極（２７）を形成することと、 を備える窒化物半導体装置（１０）の製造方法であって、 前記窒化物半導体装置（１０）は、 前記ゲート電極（２９）、前記ソース電極（２８）、および前記ドレイン電極（２７）を含むトランジスタが設けられるセル領域（１１）と、 前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む外周領域（１２）と、 を備え、 アクセプタ型不純物を含む窒化物半導体によって構成された窒化物半導体層（７１）を前記電子供給層（２４）の上のうち前記外周領域（１２）に形成することと、 前記窒化物半導体層（７１）の上に第２外周電極（７２）を前記ソース電極（２８）と電気的に接続するように形成することと、 前記外周領域（１２）に第１外周電極（７３）を前記ゲート電極（２９）と電気的に接続するように形成することと、 を備える、窒化物半導体装置（１０）の製造方法。 ［付記４９］ 前記窒化物半導体層（７１）を形成することおよび前記ゲート層（２６）を形成することは、共通の工程で実施され、 前記窒化物半導体層（７１）の不純物濃度は、前記ゲート層（２６）の不純物濃度と等しい、 付記４８に記載の窒化物半導体装置の製造方法。 ［付記５０］ 前記ゲート電極（２９）を形成することおよび前記第２外周電極（７２）を形成することは、共通の工程で実施され、 前記ゲート電極（２９）および前記第２外周電極（７２）は、互いに同じ材料によって形成される、 付記４８または４９に記載の窒化物半導体装置の製造方法。 ［付記５１］ 前記ドレイン電極（２７）を形成すること、前記ソース電極（２８）を形成すること、および前記第１外周電極（７３）を形成することは、共通の工程で実施され、 前記ドレイン電極（２７）、前記ソース電極（２８）、および前記第１外周電極（７３）は、互いに同じ材料によって形成される、 付記４８～５０のいずれか１つに記載の窒化物半導体装置の製造方法。 ［付記５２］ 前記窒化物半導体層（７１）を第１窒化物半導体層として、 アクセプタ型不純物を含む窒化物半導体によって構成された第２窒化物半導体層（７４）を前記電子供給層（２４）の上の前記第１外周電極（７３）と前記第１窒化物半導体層（７１）との間に形成することを備える、 付記４８に記載の窒化物半導体装置の製造方法。 ［付記５３］ 前記第２窒化物半導体層（７４）を形成すること、前記第１窒化物半導体層（７１）を形成すること、および前記ゲート層（２６）を形成することは、共通の工程で実施され、 前記第２窒化物半導体層（７４）の不純物濃度、前記第１窒化物半導体層（７１）の不純物濃度、および前記ゲート層（２６）の不純物濃度は互いに等しい、 付記５２に記載の窒化物半導体装置の製造方法。 ［付記５４］ 前記第２窒化物半導体層（７４）の上に第３外周電極（７５）を形成することを備える、 付記５２または５３に記載の窒化物半導体装置の製造方法。 ［付記５５］ 前記ゲート電極（２９）を形成すること、前記第２外周電極（７２）を形成すること、および前記第３外周電極（７５）を形成することは、共通の工程で実施され、 前記ゲート電極（２９）、前記第２外周電極（７２）、および前記第３外周電極（７５）は、互いに同じ材料によって形成される、 付記５４に記載の窒化物半導体装置の製造方法。 ［付記５６］ 半導体基板（２１）の上に電子走行層（２３）を形成することと、 前記電子走行層（２３）よりも大きなバンドギャップを有する電子供給層（２４）を前記電子走行層（２３）の上に形成することと、 アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２６）を前記電子供給層（２４）の上に部分的に形成することと、 前記ゲート層（２６）の上にゲート電極（２９）を形成することと、 前記電子供給層（２４）の上に互いに離隔したソース電極（２８）およびドレイン電極（２７）を形成することと、 を備える窒化物半導体装置（１０）の製造方法であって、 前記窒化物半導体装置（１０）は、 前記ゲート電極（２９）、前記ソース電極（２８）、および前記ドレイン電極（２７）を含むトランジスタが設けられるセル領域（１１）と、 前記半導体基板（２１）の厚さ方向（Ｚ）から視て前記セル領域（１１）を囲む外周領域（１２）と、 を備え、 前記セル領域（１１）と前記外周領域（１２）との間に、前記セル領域（１１）と前記外周領域（１２）とを電気的に分離する素子分離領域（８２）を形成することと、 前記外周領域（１２）に第１外周電極（７３）を前記ゲート電極（２９）と電気的に接続するように形成することと、 を備え、 前記ソース電極（２８）は、前記半導体基板（２１）と電気的に接続するように形成される、 窒化物半導体装置（１０）の製造方法。 ［付記５７］ 前記素子分離領域（８２）を形成することは、エッチングによって前記素子分離領域（８２）を形成することを含む、 付記５６に記載の窒化物半導体装置の製造方法。 ［付記５８］ 前記ソース電極（２８）および前記ドレイン電極（２７）を形成することおよび前記第１外周電極（７３）を形成することは、共通の工程で実施され、 前記ソース電極（２８）、前記ドレイン電極（２７）、および前記第１外周電極（７３）は、互いに同じ材料によって形成される、 付記５６または５７に記載の窒化物半導体装置の製造方法。 ［付記５９］ 前記ソース電極（２８）と前記半導体基板（２１）とを接続するビア（９１）を形成することを備える、 付記５６～５８のいずれか１つに記載の窒化物半導体装置の製造方法。 以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。特許請求の範囲を含む本開示の範囲内に含まれる全ての代替、変形、および変更を包含することが意図される。