特許7197545IP Force 特許公報全文掲載

ホーム > 特許ランキング > 株式会社日立製作所 > 特許7197545

技術分野

フラッシュメモリ又は磁気ディスクをストレージ（記憶媒体）装置として用いるストレージシステムのストレージコントローラリプレース及びアップグレード

発明が解決しようとする課題[発明の詳細な説明]から抜粋

特許文献１では、論理ボリューム内の各データに対して、データ形式が更新されている場合に、新データ形式から旧データへの参照を持つことで、旧データ形式を維持したまま、新しいソフトウェアでの新データ形式に対応している。ただし、一般的にストレージシステムはデータ格納先を示す制御情報の他にも、ハードウェア及びＬＵＮの構成情報並びに内部状態の管理情報など様々な制御情報を持つ。特許文献１には、これらの制御情報について、無停止で新しいソフトウェアに対応した形式へ変換する方式については開示されていない。

課題を解決するための手段[発明の詳細な説明]から抜粋

の課題の少なくとも一つを解消するため、本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、プロセッサとメモリとポートとを有する複数のストレージ制御部を有するノードと、データを格納する記憶媒体を有するストレージドライブと、を有するストレージシステムであって、前記ストレージ制御部のプロセッサは、ホスト計算機がデータ入出力を行う論理ユニットを提供し、前記論理ユニットは、・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明の一態様によれば、マルチコントローラストレージシステムにおいて、無停止かつ冗長性および性能を低下させることなく、新しいハードウェア及び新しいソフトウェアにアップデートすることができる。

前述した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明の実施例におけるストレージシステムの構成を示すブロック図である。
【図2】 本発明の実施例におけるストレージコントローラのアップグレードの手順の概要を示す説明図である。
【図3】 本発明の実施例におけるストレージコントローラの仮想ポートアドレス切り替えを示す説明図である。
【図4】 本発明の実施例におけるストレージコントローラが保持する制御情報の形式変換の手順を示す説明図である。
【図5】 本発明の実施例におけるストレージコントローラが有するメモリの構成を示す説明図である。
【図6】 本発明の実施例におけるストレージコントローラのメモリ内のプログラム領域の構成を示す説明図である。
【図7】 本発明の実施例におけるストレージコントローラのメモリ内のローカルメモリの構成を示す説明図である。
【図8】 本発明の実施例におけるストレージコントローラのメモリ内の共有メモリの構成を示す説明図である。
【図9】 本発明の実施例におけるストレージコントローラのメモリに保持される制御情報構成情報の構成を示す説明図である。
【図10】 本発明の実施例におけるストレージコントローラのメモリに保持される制御テーブル管理情報の構成を示す説明図である。
【図11】 本発明の実施例におけるストレージコントローラのメモリに保持される制御情報アドレス変換パラメータの構成を示す説明図である。
【図12】 本発明の実施例におけるストレージコントローラのメモリに保持されるソフトウェアバージョン構成情報の構成を示す説明図である。
【図13】 本発明の実施例におけるストレージコントローラのメモリに保持される実装コントローラ管理情報の構成を示す説明図である。
【図14】 本発明の実施例におけるストレージコントローラのメモリに保持されるハードウェア構成情報の構成を示す説明図である。
【図15】 本発明の実施例におけるストレージコントローラのメモリに保持されるＦＥポート構成情報の構成を示す説明図である。
【図16】 本発明の実施例におけるストレージコントローラのメモリに保持されるＬＵＮ構成情報の構成を示す説明図である。
【図17】 本発明の実施例におけるストレージコントローラが実行するコントローラアップデート処理の全体を示すフローチャートである。
【図18】 本発明の実施例におけるストレージコントローラが実行する制御情報形式変換処理を示すフローチャートである。
【図19】 本発明の実施例におけるストレージコントローラが実行する新コントローラ増設処理を示すフローチャートである。
【図20】 本発明の実施例におけるストレージコントローラが実行するＣＰＵ処理制御権切り替え処理を示すフローチャートである。
【図21】 本発明の実施例におけるストレージコントローラが実行するＦＥポート切り替え処理を示すフローチャートである。
【図22】 本発明の実施例におけるストレージコントローラが実行する旧コントローラ減設処理を示すフローチャートである。
【図23】 本発明の実施例におけるストレージコントローラが実行する制御情報アドレス変換処理を示すフローチャートである。

代表図 図1本件の代表的な図

１００ ストレージシステム １０１Ａ、１０１Ｂ ストレージノード １０２Ａ～１０２Ｄ ストレージコントローラ １０３Ａ～１０３Ｈ フロントエンドネットワークポート（ＦＥポート） １０４Ａ～１０４Ｄ ＣＰＵ １０５Ａ～１０５Ｄ メモリ １０６Ａ～１０６Ｄ バックエンドネットワークポート（ＢＥポート） １０７Ａ～１０７Ｄ インターコネクトネットワークポート（ＩＣポート） １０８ インターコネクトスイッチ １０９Ａ、１０９Ｂ ドライブボックス １１０Ａ、１１０Ｂ ホスト計算機 １１１ ネットワークスイッチ １１２ 管理装置 １１３ 管理ネットワーク

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.