特許7389268IP Force 特許公報全文掲載

技術分野

本願の実施例は量子技術分野に関し、特に量子状態準備回路の生成方法、装置、チップ、機器及びプログラム製品

発明が解決しようとする課題[発明の詳細な説明]から抜粋

本願の実施例は量子状態準備方法、装置、チップ、機器及びプログラム製品を提供し、回路深度が理論深度の下限に近い量子状態準備回路を構築することができる。技術的手段は以下のとおりである。

課題を解決するための手段[発明の詳細な説明]から抜粋

本願の実施例の一態様によれば、量子状態準備回路の生成方法を提供し、前記方法は、 ターゲットベクトルを取得するステップと、 前記ターゲットベクトルをN個の量子ビット上に準備する量子状態中間準備回路を生成するステップであって、前記量子状態中間準備回路はN個の量子ビット均一性制御ゲートを含み、Nは2以上の整数である、ステップと、 N個の前記量子ビット均一性制御ゲートをそれぞれ対角ユニタ・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本願の実施例が提供する技術的手段は少なくとも以下の有益な効果を含む。

N個の量子ビット均一性制御ゲートから構成される量子状態中間準備回路を基に、各々の量子ビット均一性制御ゲートをそれぞれ対角ユニタリ行列及びシングルビットゲートに転化し、第1タイプのユニタリ演算子及び第2タイプのユニタリ演算子によって、再帰方式で対角ユニタリ行列を実現し、回路深度が理論深度の下限に近い量子状態準備回路を構築することができ、それにより量子状態準備回路の深度を低減させることができる。

本願の実施例における技術的手段をより明確に説明するために、以下、実施例の記述において使用される必要がある図面を簡単に紹介し、明らかなように、以下の記述における図面は単に本願のいくつかの実施例に過ぎず、当業者にとって、創造的な労働を必要としない前提下で、さらにこれらの図面に基づいて他の図面を取得することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本願の1つの実施例が提供する解決手段のアプリケーションシーンの模式図である。
【図2】 本願の1つの実施例が提供する量子状態準備回路の生成方法のフローチャートである。
【図3】 図2に示される実施例に係る量子状態中間準備回路のフレームワーク図である。
【図4】 本願の1つの実施例が提供する量子状態準備回路の生成方法のフローチャートである。
【図5】 図4に示される実施例に係る対角ユニタリ行列回路の設計フレームワーク図である。
【図6】 図4に示される実施例に係る演算子Gkの構造模式図である。
【図7】 本願の1つの実施例が提供する量子状態準備方法のフローチャートである。
【図8】 本願の1つの実施例が提供する量子状態準備回路の生成装置のブロック図である。
【図9】 本願の1つの実施例が提供する量子状態準備装置のブロック図である。
【図10】 本願の1つの実施例が提供するコンピュータ機器の構造ブロック図である。

代表図 図1本件の代表的な図

11 量子計算デバイス 12 希釈冷凍機 13 制御機器 14 コンピュータ 801 ベクトル取得モジュール 802 中間回路生成モジュール 803 準備回路生成モジュール 901 回路取得モジュール 902 回路実行モジュール 1000 コンピュータ機器 1001 中央処理ユニット 1004 システムメモリ 1005 システムバス 1006 出力システム 1007 大容量記憶機器 1008 ディスプレイ 1009 入力機器 1010 入力出力コントローラ 1011 ネットワークインタフェースユニット 1012 ネットワーク 1013 オペレーティングシステム 1014 アプリケーションプログラム 1015 プログラムモジュール

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります