【図1】
本発明の1つ以上の実施形態によるゾーン・セキュリティに対するテーブルを示す図である。
【図2】
本発明の1つ以上の実施形態によるDATを行うための仮想および絶対アドレス・スペースを示す図である。
【図3】
本発明の1つ以上の実施形態によるハイパーバイザの下で動作する仮想マシン(VM)をサポートするためのネストされたマルチパートDATを示す図である。
【図4】
本発明の1つ以上の実施形態によるセキュア・ゲスト・ストレージのマッピングを示す図である。
【図5】
本発明の1つ以上の実施形態によるダイナミック・アドレス変換(DAT)動作のシステム概要を示す図である。
【図6】
本発明の1つ以上の実施形態によるセキュア・インターフェース制御メモリのシステム概要を示す図である。
【図7】
本発明の1つ以上の実施形態によるインポート動作のプロセスの流れを示す図である。
【図8】
本発明の1つ以上の実施形態によるインポート動作のプロセスの流れを示す図である。
【図9】
本発明の1つ以上の実施形態による供与メモリ動作のプロセスを示す図である。
【図10】
本発明の1つ以上の実施形態によるセキュア・インターフェース制御のセキュア・ページへの非セキュア・ハイパーバイザ・ページの移行のプロセスの流れを示す図である。
【図11】
本発明の1つ以上の実施形態によるセキュア・インターフェース制御によって行われるセキュア・ストレージ・アクセスのプロセスの流れを示す図である。
【図12】
本発明の1つ以上の実施形態によるセキュア・インターフェース制御およびハードウェアによって行われるアクセス・タグ付けのプロセスの流れを示す図である。
【図13】
本発明の1つ以上の実施形態によるプログラムおよびセキュア・インターフェース制御によるセキュアおよび非セキュア・アクセスをサポートするための変換のプロセスの流れを示す図である。
【図14】
本発明の1つ以上の実施形態によるプログラムおよびセキュア・インターフェース制御によるセキュア・ストレージ保護を伴うDATのプロセスの流れを示す図である。
【図15】
本発明の1つ以上の実施形態による割り込みイネーブルのためのセキュア・インターフェース制御ハイレベル命令インターセプトに対するプロセスの流れを示す図である。
【図16】
本発明の1つ以上の実施形態による割り込みイネーブルのためのセキュア・インターフェース制御ハイレベル命令インターセプトに対するプロセスの流れを示す図である。
【図17】
本発明の1つ以上の実施形態によるクラウド・コンピューティング環境を示す図である。
【図18】
本発明の1つ以上の実施形態による抽象化モデル・レイヤを示す図である。
【図19】
本発明の1つ以上の実施形態によるシステムを示す図である。
【図20】
本発明の1つ以上の実施形態によるノードを示す図である。