特許7398552IP Force 特許公報全文掲載

技術分野

ニューラル・ネットワーク回路に関し、より具体的には、アナログ-デジタル変換に先立って初期統合をもたらすように適合させられた回路

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明の実施形態による例示的な不揮発性メモリ・ベースのクロスバー・アレイ、またはクロスバー・メモリを示す図である。
【図2】 本発明の実施形態によるニューラル・ネットワーク内の例示的なシナプシスを示す図である。
【図3】 本発明の実施形態によるニューラル・コアの例示的なアレイを示す図である。
【図4】 本発明の実施形態による例示的なニューラル・ネットワークを示す図である。
【図5】 本発明の実施形態による例示的なマルチコア・ニューラル・ネットワークを示す図である。
【図6A】 本発明の実施形態による例示的な統合を示す時系列図である。
【図6B】 本発明の実施形態による例示的な統合を示す時系列図である。
【図7】 本発明の実施形態によるニューラル・ネットワークを動作させる方法を示す図である。
【図8】 本発明の実施形態によるコンピューティング・ノードを示す図である。

代表図 図1本件の代表的な図

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります