本開示の技術およびそれに関連する利点は、添付の図面による典型的な実施形態の説明から最もよく明らかになるであろう。
【図1】
第1の実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図2a】
導電性素子間の強誘電体ナノ粒子の個々の分極状態の静電エネルギーおよびそれら間の切り替えを示す図である。
【図2b】
図2aの強誘電体ナノ粒子の個々の分極状態間の切り替えを示す電荷電圧ヒステリシスループを示す図である。
【図3】
電荷制御デバイスに接続された図1の強誘電体ナノ粒子キャパシタデバイスの等価電気回路を示す図である。
【図4a】
図1に対応する実施形態による強誘電体ナノ粒子キャパシタデバイスの分極状態の静電エネルギー、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図4b】
図4aの実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図5a】
図1に対応する別の実施形態による強誘電体ナノ粒子キャパシタデバイスの分極状態の静電エネルギー、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図5b】
図5aの実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図6a】
図1に対応する別の実施形態による強誘電体ナノ粒子キャパシタデバイスの分極状態の静電エネルギー、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図6b】
図6aの実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図7a】
温度制御素子および力制御素子を有する一実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図7b】
図7aの強誘電体ナノ粒子キャパシタデバイスの等価電気回路を示す図である。
【図8a】
トランジスタのチャネルが強誘電体ナノ粒子キャパシタデバイスの導電性素子を形成する実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図8b】
図8aの強誘電体ナノ粒子キャパシタデバイスの等価電気回路を示す図である。
【図9a】
強誘電体ナノ粒子が4つの分極状態を提供する、別の実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図9b】
図9aの強誘電体ナノ粒子の4つの分極状態を示す図である。
【図9c】
強誘電体ナノ粒子が4つの分極状態を提供する、別の実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図9d】
図9cの強誘電体ナノ粒子の4つの分極状態を示す図である。
【図10a】
図9aまたは図9cに対応する実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図10b】
図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10c】
図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10d】
図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10e】
図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10f】
図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10g】
図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10h】
図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図11】
一実施形態による方法を示す図である。
【図12a】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図12b】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図13】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図14a】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図14b】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図15a】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す図である。
【図15b】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図16a】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図16b】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図17a】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図17b】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図17c】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図18a】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図18b】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図18c】
異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図19a】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを動作させるための方法を示す図である。
【図19b】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを動作させるための方法を示す別の図である。
【図20】
異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを動作させるための方法を示す別の図である。