特許7724559IP Force 特許公報全文掲載

技術分野

特に、個々に対処することができる離散的な残留強誘電体分極状態を提供するための限られた数の強誘電体ナノ粒子を有する強誘電体ナノ粒子キャパシタデバイスに関する。特に、ナノ粒子の各々は、モノドメイン強誘電状態にあり得る。本開示はまた、強誘電体ナノ粒子の分極状態を設定する方法に関する。本方法はさらに、リザーバコンピューティングにおける強誘電体ナノ粒子キャパシタデバイスの用途

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

本開示の技術およびそれに関連する利点は、添付の図面による典型的な実施形態の説明から最もよく明らかになるであろう。
【図1】 第1の実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図2a】 導電性素子間の強誘電体ナノ粒子の個々の分極状態の静電エネルギーおよびそれら間の切り替えを示す図である。
【図2b】 図2aの強誘電体ナノ粒子の個々の分極状態間の切り替えを示す電荷電圧ヒステリシスループを示す図である。
【図3】 電荷制御デバイスに接続された図1の強誘電体ナノ粒子キャパシタデバイスの等価電気回路を示す図である。
【図4a】 図1に対応する実施形態による強誘電体ナノ粒子キャパシタデバイスの分極状態の静電エネルギー、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図4b】 図4aの実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図5a】 図1に対応する別の実施形態による強誘電体ナノ粒子キャパシタデバイスの分極状態の静電エネルギー、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図5b】 図5aの実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図6a】 図1に対応する別の実施形態による強誘電体ナノ粒子キャパシタデバイスの分極状態の静電エネルギー、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図6b】 図6aの実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図7a】 温度制御素子および力制御素子を有する一実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図7b】 図7aの強誘電体ナノ粒子キャパシタデバイスの等価電気回路を示す図である。
【図8a】 トランジスタのチャネルが強誘電体ナノ粒子キャパシタデバイスの導電性素子を形成する実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図8b】 図8aの強誘電体ナノ粒子キャパシタデバイスの等価電気回路を示す図である。
【図9a】 強誘電体ナノ粒子が4つの分極状態を提供する、別の実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図9b】 図9aの強誘電体ナノ粒子の4つの分極状態を示す図である。
【図9c】 強誘電体ナノ粒子が4つの分極状態を提供する、別の実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図9d】 図9cの強誘電体ナノ粒子の4つの分極状態を示す図である。
【図10a】 図9aまたは図9cに対応する実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびに分極状態を対処および/または切り替えるための経路を示す図である。
【図10b】 図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10c】 図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10d】 図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10e】 図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10f】 図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10g】 図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図10h】 図9aまたは図9cに対応する別の実施形態による強誘電体ナノ粒子の分極状態に関連する電荷電圧ヒステリシスループ、ならびにそれぞれの分極状態を対処および/または切り替えるための経路を示す図である。
【図11】 一実施形態による方法を示す図である。
【図12a】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す図である。
【図12b】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図13】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図14a】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図14b】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを示す別の図である。
【図15a】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す図である。
【図15b】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図16a】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図16b】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図17a】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図17b】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図17c】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図18a】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図18b】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図18c】 異なる実施形態による、1μs未満の持続時間を有するパルスおよび/またはパルスシーケンスを導電性素子に印加するプロセスステップを示す別の図である。
【図19a】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを動作させるための方法を示す図である。
【図19b】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを動作させるための方法を示す別の図である。
【図20】 異なる実施形態による強誘電体ナノ粒子キャパシタデバイスを動作させるための方法を示す別の図である。

代表図 図1本件の代表的な図

100 強誘電体ナノ粒子キャパシタデバイス 102、112 導電性素子の(対) 104a、104b 強誘電体ナノ粒子 106 分極状態 108、118 導電性素子の互いに対向する表面 110a、120a 強誘電体ナノ粒子104aに関連する導電性素子の第1のセクション部分(第1の第1のセクション) 110b、120b 強誘電体ナノ粒子104bに関連する導電性素子の第1のセクション部分(第2の第1のセクション) 110、120 強誘電体ナノ粒子の全表面投影面積 114 電荷制御デバイス 114a 電気接続 122 誘電体セパレータ材料 124、126、128 第1、第2、第3の強誘電体キャパシタ 130 誘電体キャパシタ 132 電荷 Cf (第1の)強誘電体キャパシタのキャパシタンス Cd 誘電体キャパシタのキャパシタンス 102’、112’ 誘電体セパレータ材料の上下の導電性素子のセクション 202 追加の導電性素子 204 誘電体スペーサ 206 ヒータ、温度制御素子 208 基板 210 力制御素子 212 機械的変形 214 電荷制御デバイス、直列キャパシタ 300 トランジスタ 302 チャネル 304 半導体基板 306 ソース/ドレイン領域 308 ゲートスタック 310 ゲート電極 312 底部電極 502 導線 504 検知電極 506 空間分解入出力デバイス 508 パルス 510 パルスシーケンス 600 方法 602 データリザーバ 604 データリザーバの入力 606 データリザーバの出力 608 人工ニューラルネットワーク 610 人工ニューラルネットワークの出力

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります