【図1】
例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図2】
図1のA-A’線の断面図である。
【図3A】
図1に示した高電子移動度トランジスタにおいて、ゲート電極に印加されるターンオン電圧によるゲート漏れ電流のフローを示す図面である。
【図3B】
図1に示した高電子移動度トランジスタにおいて、ゲート電極に印加されるターンオン電圧によるゲート漏れ電流のフローを示す図面である。
【図4】
図1に示した高電子移動度トランジスタにおいて、ショットキーコンタクトの面積によるゲート漏れ電流を示すシミュレーション結果である。
【図5】
図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図6】
図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図7】
図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図8】
図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図9】
他の例示的な実施形態による高電子移動度トランジスタを示す図面である。
【図10】
さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図11】
図10のB-B’線の断面図である。
【図12】
図10のC-C’線の断面図である。
【図13】
図10のD-D’線の断面図である。
【図14】
さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図15】
図14のE-E’線の断面図である。
【図16】
図14のF-F’線の断面図である。
【図17】
図14のG-G’線の断面図である。
【図18】
さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図19】
図18のH-H’線の断面図である。
【図20】
図18のI-I’線の断面図である。
【図21】
図18のJ-J’線の断面図である。
【図22】
さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図23】
図22のK-K’線の断面図である。
【図24】
図22のL-L’線の断面図である。
【図25】
図22のM-M’線の断面図である。
【図26】
さらに他の例示的な実施形態による高電子移動度トランジスタを示す断面図である。