特許7758413IP Force 特許公報全文掲載

技術分野

高電子移動度トランジスタ及びその製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

例示的な高電子移動度トランジスタ及びその製造方法を提供する。

課題を解決するための手段[発明の詳細な説明]から抜粋

一側面において、 第1半導体物質を含むチャネル層と、 第2半導体物質を含み、前記チャネル層に二次元電子ガス(2DEG; 2-Dimensional Electron Gas)を誘発するチャネル供給層と、 前記チャネル供給層の両側に設けられるソース電極及びドレイン電極と、 前記チャネル供給層上に設けられ、前記二次元電子ガスに空乏領域を形成する少なくとも一層の空乏形成層と、・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図2】 図1のA-A’線の断面図である。
【図3A】 図1に示した高電子移動度トランジスタにおいて、ゲート電極に印加されるターンオン電圧によるゲート漏れ電流のフローを示す図面である。
【図3B】 図1に示した高電子移動度トランジスタにおいて、ゲート電極に印加されるターンオン電圧によるゲート漏れ電流のフローを示す図面である。
【図4】 図1に示した高電子移動度トランジスタにおいて、ショットキーコンタクトの面積によるゲート漏れ電流を示すシミュレーション結果である。
【図5】 図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図6】 図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図7】 図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図8】 図1に示した高電子移動度トランジスタの製造方法を説明するための図面である。
【図9】 他の例示的な実施形態による高電子移動度トランジスタを示す図面である。
【図10】 さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図11】 図10のB-B’線の断面図である。
【図12】 図10のC-C’線の断面図である。
【図13】 図10のD-D’線の断面図である。
【図14】 さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図15】 図14のE-E’線の断面図である。
【図16】 図14のF-F’線の断面図である。
【図17】 図14のG-G’線の断面図である。
【図18】 さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図19】 図18のH-H’線の断面図である。
【図20】 図18のI-I’線の断面図である。
【図21】 図18のJ-J’線の断面図である。
【図22】 さらに他の例示的な実施形態による高電子移動度トランジスタを示す平面図である。
【図23】 図22のK-K’線の断面図である。
【図24】 図22のL-L’線の断面図である。
【図25】 図22のM-M’線の断面図である。
【図26】 さらに他の例示的な実施形態による高電子移動度トランジスタを示す断面図である。

代表図 図1本件の代表的な図

2DEG 二次元電子ガス 100 高電子移動度トランジスタ 110 基板 120 チャネル層 130 チャネル供給層 140 空乏形成層 140a 突出部 145 空乏領域 150 第1ゲート電極 160 第2ゲート電極 171 ソース電極 172 ドレイン電極

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります