２０１、３０１ 下部、上部絶縁膜 ２０３、３０３ 第１、第２入出力コンタクトプラグ ２０５、３０５ 第１、第２入出力パッド ２１０、３１０ 第１、第２基板 ２１５、３１５ 上部、下部層間絶縁層 ２１５ａ、２１５ｂ、２１５ｃ、２１５ｄ 第１～第４下部層間絶縁層 ２２０ａ、２２０ｂ、２２０ｃ 周辺回路素子 ２３０ａ、２３０ｂ、２３０ｃ、３５０ａ、３５０ｂ 第１メタル層 ２４０ａ、２４０ｂ、２４０ｃ、３６０ａ、３６０ｂ 第２メタル層 ２５０ａ、２５０ｂ、２５０ｃ 下部メタル層 ２５１ ビア部分 ２５２、２７２ａ、２７２ｂ、２７２ｃ 下部ボンディングメタル（下部メタルパターン） ２７１ａ、２７１ｂ、２７１ｃ 下部ボンディングメタル ２７３ａ 下部メタルパターン ３００ａ、３００ｂ、３００ｃ 不揮発性メモリ装置 ３１５ａ、３１５ｂ、３１５ｃ、３１５ｄ 第１～第４上部層間絶縁層 ３２０ 共通ソース線 ３３０、３３１～３３８ ワード線 ３４０、３４１～３４７ セルコンタクトプラグ ３５０ｃ 第１メタル層（ビット線コンタクト） ３６０ｃ 第２メタル層（ビット線） ３７０ 上部メタル層 ３７１ａ、３７１ｂ、３７１ｃ 上部ボンディングメタル ３７２ａ、３７２ｂ、３７２ｃ、３９２ 上部ボンディングメタル（上部メタルパターン） ３８０ 共通ソース線コンタクトプラグ ３９０ チャネル層 ３９１ 埋め込み絶縁層 ３９３ ページバッファ ３９４ ローデコーダ ３９７ データ格納層 ３９７ａ トンネル絶縁膜 ３９７ｂ 電荷貯蔵膜 ３９７ｃ ブロッキング絶縁膜 ３９７ｄ ゲート絶縁膜 １０００、２０００ 不揮発性メモリシステム １１００ 半導体装置 １１００Ｆ、１１００Ｓ 第１、第２構造物 １１０１、２２１０ 入出力パッド １１１０ デコーダ回路 １１１５、１１２５ 第１、第２連結配線 １１２０ ページバッファ １１３０ ロジック回路 １１３５、４２６５ 入出力連結配線 １２００、２００２ コントローラ １２１０ プロセッサ １２２０ ＮＡＮＤコントローラ １２２１ ＮＡＮＤインターフェース １２３０ ホストインターフェース ２００１ メイン基板 ２００３ 半導体パッケージ ２００３ａ、２００３ｂ 第１、第２半導体パッケージ ２００４ ＤＲＡＭ ２００５ 配線パターン ２００６ コネクタ ２１００ パッケージ基板 ２１３０ パッケージ上部パッド ２２００、２２００ａ、２２００ｂ 半導体チップ ２３００ 接着層 ２４００ 連結構造物 ２５００ モールディング層 ３２１０、４２１０、５２１０ メタル線 ３２２０、４２２０、５２２０ チャネル構造体 ４０１０、５０１０ 半導体基板 ４１００、５１００ 第１構造物 ４２００、５２００ 第２構造物 ４１１０、５１１０ 周辺配線 ４１５０、５１５０ 下部ボンディングメタル（第１接合構造物） ４２５０ 第２接合構造物 ４２０５、５２０５ 共通ソース線 ４２３０、５２３０ 分離構造物 ４２４０、５２４０ ビット線 ４２５０、５２５０ 上部ボンディングメタル（第２接合構造物） ５２６５ 入出力連結配線 ５３００ 後面絶縁層 ５３１０ 貫通電極構造物 ５３１０ａ 貫通電極 ５３１０ｂ 絶縁性スペーサ ５３２０ 後面入出力パッド ５４００ 連結構造物（導電性バンプ） ５５１０ アンダーフィル物質層 ＢＬ ビット線 ＢＬＢＡ ビット線ボンディング領域 ＣＥＬＬ セル領域 ＣＨ チャネル構造体 ＣＳＬ 共通ソース線 ＣＳＴＲ メモリセルストリング ＬＬ１、ＬＬ２ 第１、第２ゲート下部線 ＬＴ１、ＬＴ２ 下部トランジスタ ＭＣＴ メモリセルトランジスタ ＰＡ 外部パッドボンディング領域 ＰＥＲＩ 周辺回路領域 ＵＬ１、ＵＬ２ 第１、第２ゲート上部線 ＵＴ１、ＵＴ２ 上部トランジスタ ＷＬ ワード線 ＷＬＢＡ ワード線ボンディング領域