特許7786579IP Force 特許公報全文掲載

ホーム > 特許ランキング > 株式会社村田製作所 > 特許7786579

技術分野

積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造

発明が解決しようとする課題[発明の詳細な説明]から抜粋

積層セラミックコンデンサの回路基板への接続の際、はんだのリフローが行われるが、はんだの濡れの時間差、左右のランド面積、はんだ量、温度、搭載位置等にバラツキがある場合がある。このようなバラツキがあると、一対の外部電極間において、はんだによる引張力がアンバランスになり、一方の外部電極側が浮き上がる、いわゆるツームストン現象が生じることがある。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するために、本発明は、複数の内部電極層と複数の誘電体層とが交互に積層された積層体と、前記積層体の積層方向の両側の面を主面、前記積層方向と交差する長さ方向の両側の面を端面、前記積層方向及び前記長さ方向と交差する幅方向の両側の面を側面、としたときに、前記積層体における前記端面のそれぞれに配置された外部電極と、を備える積層セラミックコンデンサであって、前記外部電極は、それぞれ、前記幅・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、ツームストン現象が生じにくい積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施形態の積層セラミックコンデンサ１の概略斜視図である。
【図2】 図１の積層セラミックコンデンサ１の後述する最厚部３０を通るＩＩ－ＩＩ線に沿った断面図である。
【図3】 図１の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。
【図4】 第１最厚部３０Ａと第２最厚部３０Ｂとの位置の例を示す図であり、図４（Ａ）は実施形態、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）は変形形態である。
【図5】 積層セラミックコンデンサ１の製造方法を説明するフローチャートである。
【図6】 回路基板６０に実装された状態の実施形態の積層セラミックコンデンサ１の側面図である。
【図7】 端面に形成された外部電極１０３の中央部に最厚部１３０が形成された比較形態の積層セラミックコンデンサ１００を示す図である。
【図8】 最厚部３０が一方の側面側に偏った位置に形成されている本発明の積層セラミックコンデンサ１を示す図である。
【図9】 最厚部３０が、実装面と反対の第１主面Ａ１側に偏って形成されている積層セラミックコンデンサ１を示す図である。

代表図 図1本件の代表的な図

Ａ 主面 Ａ１ 第１主面 Ａ２ 第２主面 Ｂ 側面 Ｂ１ 第１側面 Ｂ２ 第２側面 Ｃ 端面 Ｃ１ 第１端面 Ｃ２ 第２端面 １ 積層セラミックコンデンサ ２ 積層体 ３ 外部電極 ３Ａ 第１外部電極 ３Ｂ 第２外部電極 ４ 誘電体層 ５ 内部電極層 ６ 内層部 ７ 外層部 ３０ 最厚部 ３０Ａ 第１最厚部 ３０Ｂ 第２最厚部 ５０ 実装構造 ６０ 回路基板 ６２ コア材 ６４ 実装ランド

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.