特許 7824040出願番号特願 2021-138584
よりスリムで高速なブートのための早期プラットフォームハードニング技術

出願人インテル　コーポレイション（識別番号 593096712）

2026年特許公開件数ランキング 415位 46件（※）

2026年特許取得件数ランキング 338位 54件（※）

公報発行日　2026年3月4

公報URL　https://ipforce.jp/patent-jp-P_B1-7824040　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

［関連出願の相互参照］本出願は、2020年9月30日に出願されたインド仮特許出願第202041042509号に対する優先権の利益を主張する。

実施形態の様々な利点は、以下の明細書及び添付の特許請求の範囲を読むことにより、及び以下の図面を参照することにより、当業者に明らかになるであろう。

【図1】一実施形態によるコンピューティングシステム上のファームウェアの一例のブロック図である。

【図2】一実施形態によるブートアーキテクチャの一例のブロック図である。

【図3】一実施形態によるプリリセットブートシーケンスの一例の説明図である。

【図4】一実施形態によるメモリ階層のメモリアクセス応答時間の一例の説明図である。

【図5】一実施形態によるセキュリティ通信フローの一例の説明図である。

【図6】一実施形態によるチップセットプログラミングフローの一例の説明図である。

【図7】従来のセキュリティ初期化及び一実施形態によるセキュリティ初期化の一例の比較説明図である。

【図8】一実施形態によるセキュリティ認証オフロードの一例の説明図である。

【図9A】一実施形態によるシリコン初期化を行う方法の例のフローチャートである。

【図9B】一実施形態によるシリコン初期化を行う方法の例のフローチャートである。

【図9C】一実施形態によるシリコン初期化を行う方法の例のフローチャートである。

【図10】一実施形態によるパフォーマンス強化コンピューティングシステムの一例のブロック図である。

【図11】一実施形態による半導体パッケージ装置の一例の説明図である。

【図12】一実施形態によるプロセッサの一例のブロック図である。

【図13】一実施形態による、マルチプロセッサベースのコンピューティングシステムの一例のブロック図である。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります