特許 7834435出願番号特願 2021-111410
設定可能な低減メモリスタートアップ

出願人インテル　コーポレイション（識別番号 593096712）

2026年特許公開件数ランキング 445位 48件（※）

2026年特許取得件数ランキング 324位 63件（※）

公報発行日　2026年3月24

公報URL　https://ipforce.jp/patent-jp-P_B1-7834435　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

本願は、２０２０年８月６日に出願されたインド仮特許出願第２０２００４１０３３７７７号に対する優先権の利益を主張する。

実施形態の様々な利点は、以下の明細書および添付の特許請求の範囲を読むことによって、および以下の図面を参照することによって、当業者に明らかになるであろう：

【図1】一実施形態による状態マシンの一例のブロック図である。

【図2】一実施形態によるブートフローの一例のフロー図である。

【図3】一実施形態による動作フローの一例のフローチャートである。

【図4】一実施形態による未使用ランクへのリフレッシュを無効にするための動作フローの一例のフローチャートである。

【図5】一実施形態による設定可能な最小メモリスタートアップ（ＣＭＭＳ、ｃｏｎｆｉｇｕｒａｂｌｅｍｉｎ－ｍｅｍｏｒｙ－ｓｔａｒｔｕｐ）から通常モードへの動作フローの一例の図示である。

【図6】一実施形態による性能向上したコンピューティングシステムにおけるＢＩＯＳ（ｂａｓｉｃｉｎｐｕｔｏｕｔｐｕｔｓｙｓｔｅｍ）を動作させる方法の一例のフローチャートである。

【図7】性能向上したコンピューティングシステムにおけるメモリコントローラを動作させる方法の一例のフローチャートである。

【図8】一実施形態による通常モードに移行する方法の一例のフローチャートである。

【図9】一実施形態による性能向上したコンピューティングシステムの一例のブロック図である。

【図10】一実施形態による半導体装置の一例の図示である。

【図11】一実施形態によるプロセッサの一例のブロック図である。

【図12】一実施形態による、マルチプロセッサベースのコンピューティングシステムの一例のブロック図である。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります