以下、本発明の高電圧集積回路の実施形態について図面を参照しながら説明する。 （実施形態） 図１は、本発明の高電圧集積回路、およびブートストラップ回路およびハーフブリッジ回路と誘導性負荷を含めた構成図である。図１に示す構成図は、例えば三相モーターを制御する三相ＰＷＭインバータの1アーム分を摘出した回路に相当する。 図１に示す構成図は、図示しない入力電源Ｖｉｎの両端にハーフブリッジ回路を構成するハイサイドスイッチ素子ＱＨ、ローサイドスイッチ素子ＱＬが接続されている。また、ハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬのドレインとモーターの巻線Ｌ１の一方の端子が接続されている。ハイサイドスイッチ素子ＱＨとローサイドスイッチ素子ＱＬは、図示しない指令値に基づきＰＷＭ信号を生成する制御回路１１を含む高電圧集積回路１０から出力されるオン／オフ信号に応じて相補的にオン／オフする。 本発明の高電圧集積回路１０は、制御回路１１、ＯＲ回路ＯＲ、1ショット回路１２、コンパレータＣＰ、レベルシフト回路２０、フリップフロップ回路ＦＦ、ハイサイドドライバ１３、ローサイドドライバ１４から構成されている。 また、レベルシフト回路２０は、ＭＯＳＦＥＴＱｒ、Ｑｓ、ダイオードＤｒ、Ｄｓ、抵抗Ｒ１～Ｒ４で構成されている。 ここで、レベルシフト回路２０、フリップフロップ回路ＦＦ、ハイサイドドライバ１３の高圧電源は、ブートストラップ回路を構成するダイオードＤｂ、抵抗ＲｂおよびコンデンサＣｂから供給される。 制御回路１１は、図示しない指令値に基づきＰＷＭ信号を生成し、相補的にオン／オフ信号の一方の信号をＯＲ回路ＯＲとレベルシフト回路２０に送信し、レベルシフト回路２０を介してフリップフロップ回路ＦＦからハイサイドドライバ１３に出力する。また、他方の信号を直接ローサイドドライバ１４に出力する。 これにより、ハイサイドドライバ１３の出力信号ＧＨは各々ハイサイドスイッチＱＨのゲートに出力され、ローサイドドライバ１４の出力信号ＧＬはローサイドスイッチＱＬのゲートに出力される。 レベルシフト回路２０は、ブートストラップ回路のＶＢ端子とＬＧＮＤ間に接続されている。 低圧側の制御回路１１がＰＷＭ信号に基づきセットパルス信号とリセットパルス信号を生成して、セットパルス信号をレベルシフト回路２０へ出力し、リセットパルス信号はＯＲ回路ＯＲを介してレベルシフト回路２０へ出力する。レベルシフト回路２０は、このセット／リセットパルス信号を高圧側のフリップフロップ回路ＦＦへ送出し、フリップフロップ回路ＦＦを介してセット／リセットパルス信号をＰＷＭ信号に変換してハイサイドドライバ１３に伝送する。 レベルシフト回路２０は、一方の端子がブートストラップ回路のＶＢ端子に接続された抵抗Ｒ１と、抵抗Ｒ１の他方の端子とＭＯＳＦＥＴ Ｑｒのドレインが接続され、ソースが抵抗Ｒ３を介してＬＧＮＤに接続されたリセット信号送出回路と、一方の端子がブートストラップ回路のＶＢ端子に接続された抵抗Ｒ２と、抵抗Ｒ２の他方の端子とＭＯＳＦＥＴ Ｑｓのドレインが接続され、ソースが抵抗Ｒ４を介してＬＧＮＤに接続されたセット信号送出回路からなる。なお、ＭＯＳＦＥＴ Ｑｓのドレイン・ソース間の寄生ダイオードＤｓ並びに ＭＯＳＦＥＴ Ｑｒのドレイン・ソース間の寄生ダイオードＤｒが存在する。 制御回路１１のコンパレータＣＰの反転端子は、セット信号送出回路のＭＯＳＦＥＴ Ｑｓのソースと抵抗Ｒ４の接続点に接続され、非反転端子はＬＧＮＤに接続されている。ここで、コンパレータＣＰと抵抗Ｒ４は、負電圧検知回路２１を構成している。 コンパレータＣＰの出力はＯＲ回路ＯＲの一方の入力端子に接続され、また1ショット回路１２を介してＯＲ路ＯＲの他方の入力端子に接続されている。 なお、ＯＲ回路ＯＲの3番目の入力端子は、制御回路１１のリセットパルス信号が入力される。 図２は、実施形態の各部動作を示すタイミングチャートである。図の上から順に、ハーフブリッジ回路のハイサイドスイッチＱＨのソースとローサイドスイッチＱＬのドレイン接続点であるＶＳ端子の電圧波形、巻線Ｌ１に流れる電流波形、ハイサイドスイッチＱＨのゲート駆動信号ＧＨ、ローサイドスイッチＱＬのゲート駆動信号ＧＬ、レベルシフト回路のセット信号送出回路のＭＯＳＦＥＴ Ｑｓのドレイン電圧、リセット信号送出回路のＭＯＳＦＥＴ Ｑｒのドレイン電圧、コンパレータＣＰの出力信号、1ショット回路１２の出力信号、およびＯＲ回路ＯＲの出力信号を示している。 時刻ｔ０にて、図示しない制御回路１１からセットパルス信号が送出されて、レベルシフト回路のセット信号送出回路のＭＯＳＦＥＴ Ｑｓのドレイン電圧がＨからＬになる。これによりハイサイドスイッチＱＨのゲート駆動信号ＧＨがＬからＨとなって、ハイサイドスイッチＱＨがオンとなり、ＶＳ端子の電圧は電源電圧Ｖｉｎに上昇する。 次に、時刻ｔ１にレベルシフト回路のリセット信号送出回路のＭＯＳＦＥＴ Ｑｒのドレイン電圧がＨからＬになると、ハイサイドスイッチＱＨのゲート駆動信号ＧＨがＨからＬとなり、時刻ｔ１～ｔ２にかけてＶＳ端子の電圧は一転してＬＧＮＤ電圧に向け下降する。 ここで、時刻ｔ１以降は巻線Ｌ１に流れる電流が上昇から下降を始め、時刻ｔ２においては、ハーフブリッジ回路の両スイッチ素子がオフの状態のため、ローサイドスイッチ素子の寄生ダイオードＤＬを介して回生電流が流れる。これにより、ＶＳ端子には寄生ダイオードの順方向電圧の負電圧が生じる。さらに、巻線Ｌ１以外の浮遊インピーダンスなどの影響により、ＶＳ端子には１０Ｖ前後、あるいはスイッチング速度が速いと数１０Ｖの負電圧が生じる。 時刻ｔ２のタイミングでブートストラップ回路のコンデンサＣｂには制御電源Ｖｃｃから抵抗ＲｂとダイオードＤｂを介して充電されるが、抵抗Ｒｂの電圧降下が制御電源Ｖｃｃの電圧を上回り、その結果、ＶＢ端子が負電圧まで低下してしまう。ここで、レベルシフト回路にもＬＧＮＤからＶＢ端子に向けて電圧が印可されるため、レベルシフト回路のセット信号送出回路の抵抗Ｒ４→寄生ダイオードＤｓ→抵抗Ｒ２の経路で電流が流れる。 ここで、負電圧検出回路２１は、抵抗Ｒ４とＭＯＳＦＥＴ Ｑｓソースとの接続点電圧をコンパレータＣＰがＬＧＮＤ電位と比較し、負電圧を検知して、出力信号Ｈを1ショット回路１２およびＯＲ回路ＯＲへ出力する。 ＯＲ回路ＯＲはレベルシフト回路のリセット信号送出回路のＭＯＳＦＥＴ Ｑｒへゲート信号Ｈを送出する。これにより、ＶＳ端子が負電圧期間はレベルシフト回路からリセット信号が送出され続けることになり、ハイサイドスイッチ素子ＱＨの誤動作によるオン動作を防止することができる。 また、1ショット回路１２は、あらかじめ1ショットパルスの時間をハーフブリッジ回路のデッドタイム時間より長い時間設定をしておくことで、、時刻ｔ３までの1ショットパルスを発生してＨレベルをＯＲ回路ＯＲへ出力する。すなわち、ＶＳ端子に生じる負電圧期間よりも長い時間に延長してリセット信号を送出させることができる。 これにより、ＶＳ端子の負電圧期間がスパイクでも、レベルシフト回路からリセット信号が送出され続けることになり、ハイサイドスイッチ素子ＱＨの誤動作によるオン動作を防止することができる。 （実施形態の応用例） 図３は、図１に示す第１の実施形態の応用回路図である。図１と異なるのは、ＰＮＰトランジスタＱｄ、ダイオードＤｆ、抵抗Ｒ６、ＭＯＳＦＥＴ Ｑｆを追加している点である。 この追加部品は、ＶＳ端子の負電圧を検出し、ハイサイドドライバの入力信号を強制的にＬレベルにしてハイサイドスイッチ素子ＱＨの誤動作を防止する。 ＰＮＰトランジスタＱｄのエミッタはＬＧＮＤに接続され、ベースは抵抗Ｒ４とＭＯＳＦＥＴ Ｑｓソースとの接続点に接続されている。コレクタはダイオードＤｆのアノードに接続され、カソードはＭＯＳＦＥＴ Ｑｆのゲートに接続されている。ＭＯＳＦＥＴ Ｑｆのゲート・ソース間に抵抗Ｒ６が接続され、ソースはＶＳ端子に接続されている。ＭＯＳＦＥＴ Ｑｆのドレインはフリップフロップ回路ＦＦの出力端子とハイサイドドライバの入力端子に接続されている。 この追加回路は、ＶＳ端子が負電圧になり、ＶＢ端子が負電圧になると、レベルシフト回路は、ＬＧＮＤよりＶＢ端子に向けて電流が逆流する。ここで、抵抗Ｒ４の電圧降下がＰＮＰトランジスタＱｄのベースエミッタ電圧の閾値（約０．６Ｖ）に達するとＰＮＰトランジスタＱｄがオンし、ＭＯＳＦＥＴ Ｑｆのゲートに負電圧の絶対値相当の電圧を印加してオン状態にし、ハイサイドドライバの入力端子を短絡する。これにより、ハイサイドスイッチ素子ＱＨの誤動作によるオン動作を防止することができる。言い換えれば追加回路はハイサイドスイッチ素子ＱＨの強制オフ回路になる。実施例で示した誤動作防止に加えて、より強固にハイサイドスイッチ素子ＱＨの誤動作によるオンを防止することができる。 以上、本発明の実施形態を説明したが、本発明の技術的思想を具体化するための例示であって、個々の構成、組合せ等をのものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。 例えば、高電圧集積回路にブートストラップ回路の一部を内蔵してもよく、より高密度実装をすることができる。 また、ブリッジ回路を構成するスイッチ素子をＭＯＳＦＥＴで説明したが、ＩＧＢＴ、またはＳｉＣ、ＧａＮなど、その他の半導体素子に置き換えてもよい。