【図1】
図1は、本発明の実施形態1に係る基板設計支援装置により設計が支援される配線基板が備えるコンデンサ部の一例を模式的に示す断面図である。
【図2A】
図2Aは、図1のA線及びA’線に沿った平面図である。
【図2B】
図2Bは、図1のB線及びB’線に沿った平面図である。
【図2C】
図2Cは、図1のC線及びC’線に沿った平面図である。
【図2D】
図2Dは、図1のD線及びD’線に沿った平面図である。
【図2E】
図2Eは、図1のE線に沿った平面図である。
【図3】
図3は、本発明の実施形態1に係る基板設計支援装置の構成の一例を示すブロック図である。
【図4A】
図4Aは、ユニットを表す等価回路の一例を示す図である。
【図4B】
図4Bは、ユニットを表す等価回路の他の例を示す図である。
【図5】
図5は、電源側貫通導体及びグランド側貫通導体を表す等価回路の一例を示す図である。
【図6】
図6は、記憶部に記憶された回路情報に関するデータ構造の一例を示す図であり、回路情報としてユニットを表す等価回路を含む場合を示す。
【図7】
図7は、記憶部に記憶された回路情報に関するデータ構造の他の例を示す図である。
【図8】
図8は、並列に接続されたユニットを表す等価回路の一例を示す図である。
【図9】
図9は、コンデンサ素子を表す等価回路の一例を示す図である。
【図10A】
図10Aは、ユニットを表す等価回路に相当するパラメータの一例を示す図である。
【図10B】
図10Bは、ユニットを表す等価回路に相当するパラメータの他の例を示す図である。
【図11】
図11は、ユニットを表す等価回路に相当するパラメータの他の例を示す図である。
【図12】
図12は、記憶部に記憶された回路情報に関するデータ構造の他の例を示す図であり、回路情報としてパラメータを含む場合を示す。
【図13】
図13は、記憶部に記憶された回路情報に関するデータ構造の更に他の例を示す図であり、回路情報としてパラメータを含む場合を示す。
【図14】
図14は、記憶部に記憶された回路情報に関するデータ構造の更に他の例を示す図であり、回路情報として等価回路及びパラメータを含む場合を示す。
【図15】
図15は、記憶部に記憶された回路情報に関するデータ構造の更に他の例を示す図であり、回路情報として等価回路及びパラメータを含む場合を示す。
【図16】
図16は、並列に接続されたユニットを表す等価回路に相当するパラメータの一例を示す図である。
【図17】
図17は、並列に接続されたユニットを表す等価回路に相当するパラメータの他の例を示す図である。
【図18】
図18は、ユニットを表す等価回路の他の例を示す図である。
【図19】
図19は、グリッドと、その交点上に配置された電源側貫通導体及びグランド側貫通導体との一例を示す模式図である。
【図20】
図20は、グリッドと、その交点上に配置された電源側貫通導体及びグランド側貫通導体との他の例を示す模式図である。
【図21】
図21は、本発明の実施形態1に係る基板設計支援装置の動作の一例を説明するフローチャートである。