【図1】
本発明の、向きを定義するとともに他の図がそれらの向きを基準とする平面を特定する、スピン軌道トルク(SOT)磁気抵抗ランダムアクセスメモリ(MRAM)デバイスの単純構造の上面図を示す。
【図2A】
図1の区切り線Aに沿った断面図を示す。
【図2B】
本発明の、層間絶縁膜(ILD)及び本発明の実施形態が製造され得る埋め込みコンタクトを含む構造の、図1の区切り線Bに沿った断面図を示す。
【図3A】
図1の区切り線Aに沿った断面図を示す。
【図3B】
本発明の、スピンホール効果(SHE)金属層を形成するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図4A】
図1の区切り線Aに沿った断面図を示す。
【図4B】
本発明の、ハードマスク層を形成して、続いて、SHE金属ラインをパターニングするためにSHE金属層の一部を除去するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図5A】
図1の区切り線Aに沿った断面図を示す。
【図5B】
本発明の、SHE金属層によって先に占められた領域を占めるために追加のILD材料を堆積するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図6A】
図1の区切り線Aに沿った断面図を示す。
【図6B】
本発明の、磁気トンネル接合(MTJ)スタックを堆積するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図7A】
図1の区切り線Aに沿った断面図を示す。
【図7B】
本発明の、MTJスタック内に凹部を形成して複数の分離されたMTJスタックを生成するプロセス、及び誘電体スペーサ材料層の形成の、図1の区切り線Bに沿った断面図を示す。
【図8A】
図1の区切り線Aに沿った断面図を示す。
【図8B】
本発明の、誘電体スペーサ材料層の一部を除去するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図9A】
図1の区切り線Aに沿った断面図を示す。
【図9B】
本発明の、ILD層によって囲まれた凹部を生成するためにSHE金属層の一部を除去するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図10A】
図1の区切り線Aに沿った断面図を示す。
【図10B】
本発明の、凹部内に低抵抗率金属を堆積するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図11A】
図1の区切り線Aに沿った断面図を示す。
【図11B】
本発明の、さらなるILD、及びさらなるILD内のコンタクトを形成するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図12A】
図1の区切り線Aに沿った断面図を示す。
【図12B】
本発明の、MTJスタックのそれより小さい限界寸法を有するSHE書き込みラインを含む代替的な実施形態の、図1の区切り線Bに沿った断面図を示す。
【図13A】
図1の区切り線Aに沿った断面図を示す。
【図13B】
本発明の、ハードマスク層を形成して、続いて、SHE金属層の一部を除去するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図14A】
図1の区切り線Aに沿った断面図を示す。
【図14B】
本発明の、犠牲誘電体層を形成するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図15A】
図1の区切り線Aに沿った断面図を示す。
【図15B】
本発明の、MTJスタックを堆積するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図16A】
図1の区切り線Aに沿った断面図を示す。
【図16B】
本発明の、MTJスタック内に凹部を形成して複数の分離されたMTJスタックを生成し、誘電体スペーサ材料を形成するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図17A】
図1の区切り線Aに沿った断面図を示す。
【図17B】
本発明の、誘電体スペーサ材料の一部を除去するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図18A】
図1の区切り線Aに沿った断面図を示す。
【図18B】
本発明の、犠牲誘電材料を除去するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図19A】
図1の区切り線Aに沿った断面図を示す。
【図19B】
本発明の、低抵抗率金属を堆積するプロセスの、図1の区切り線Bに沿った断面図を示す。
【図20A】
図1の区切り線Aに沿った断面図を示す。
【図20B】
本発明の、さらなるILD、及びさらなるILDにおけるコンタクトを形成するプロセスの、図1の区切り線Bに沿った断面図を示す。