１つの従来技術の設計は、フロントサイドルーティング空間を解放し、セルの高さを低減するべく、バックサイド（すなわち、トランジスタの裏を意味する）電源供給ネットワークと、デバイスレベルの埋め込みパワーレールの導体との両方を提供する。そのような設計において、埋め込みパワーレールは、デバイス層の形成中に構築されるが、しかしながら、ウエハのフリップ段階と、埋め込み電源供給ネットワークと、後から形成された電源供給ネットワークを埋め込みパワーレールに接続する、高アスペクト比の密なピッチの貫通シリコンビア（ｔｉｇｈｔ－ｐｉｔｃｈ ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａｓ，μＴＳＶ）とのより後の形成段階とを含むさらなるプロセスを必要とする。高アスペクト比の密なピッチのμＴＳＶの形成段階は、アラインメント問題および他の処理問題を示す。

本開示の態様は、バックサイド電力供給を含む半導体集積回路デバイスまたは構造と、その製造方法とを提供する。