特許7917078IP Force 特許公報全文掲載

技術分野

積層セラミックコンデンサ

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかし、スペーサを備えた積層セラミックコンデンサは、スペーサを配置する分のコストや、スペーサを配置するときの精度に問題があった。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明者は、積層体の相対する2つの側面に沿って並ぶ内部電極層の幅方向の複数の端部について、一方の側面に沿って並ぶ端部の配列と他方の側面沿って並ぶ端部の配列を調整することにより、小型化および高容量化を図りながら、積層セラミックコンデンサの「鳴き」の発生を抑制することができることを見出し、本発明を完成するに至った。

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、積層セラミックコンデンサの小型化および高容量化を図りながら、「鳴き」の発生を抑制することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本積層セラミックコンデンサを示す斜視図である。
【図2】 図1に示す積層セラミックコンデンサのII-II線断面図(LT断面)である。
【図3】 図1に示す積層セラミックコンデンサのIII-III線断面図(WT断面)である。
【図4】 図1に示す積層セラミックコンデンサを実装した状態を示す断面図(WT断面)である。
【図5】 図4に示す積層セラミックコンデンサの内部電極層の端部の拡大図である。
【図6】 図1に示す積層セラミックコンデンサを構成する積層体の前駆体である積層体チップを示す斜視図である。
【図7】 図6に示す積層体チップに側面被覆部を取り付けた状態を示す図である。

代表図 図1本件の代表的な図

1 積層セラミックコンデンサ 10 積層体 20 誘電体層 30 内部電極層 31 第1の内部電極層 311 第1の対向電極部 312 第1の引出電極部 32 第2の内部電極層 321 第2の対向電極部 322 第2の引出電極部 40 外部電極 41 第1の外部電極 415 第1の下地電極層 416 第1のめっき層 42 第2の外部電極 425 第2の下地電極層 426 第2のめっき層 100 内層部 101 第1の外層部 102 第2の外層部 L30 電極対向部 LG1 第1のエンドギャップ部 LG2 第2のエンドギャップ部 W30 電極対向部 WG1 第1のサイドギャップ部 WG2 第2のサイドギャップ部 L 長さ方向 T 積層方向 W 幅方向 LS1 第1の端面 LS2 第2の端面 TS1 第1の主面 TS2 第2の主面 WS1 第1の側面 WS2 第2の側面

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります