技術分野
積層型電子部品に関するものである。
発明が解決しようとする課題[発明の詳細な説明]から抜粋
本発明の解決しようとする課題の一つは、信頼性に優れた積層型電子部品を提供することである。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の一実施形態による積層型電子部品は、複数の誘電体層、及び誘電体層と第1方向に交互に配置される複数の内部電極を含む本体と、本体に配置される外部電極と、を含み、複数の内部電極はNi及びInを含み、複数の内部電極のうち一つ以上は、誘電体層との界面から10nm離隔した地点のうち、In/(Ni+In)のモル比が0.002以上の地点の割合が70%以上であり、第1方向の中央部・・・ 続きを
知財ポータルサイト IP Force にログインして見る
発明の効果[発明の詳細な説明]から抜粋
本発明の様々な効果の一つの効果として、内部電極内の位置別のIn含有量を制御することにより、積層型電子部品の信頼性を向上させることができる。
本発明の様々な効果の一つの効果として、積層型電子部品の静電容量及び高温負荷の寿命を向上させることができる。
本発明の様々な効果の一つの効果として、内部電極の連結性を向上させることができ、内部電極の厚さ偏差を減らすことができる。
本発明の様々な効果の一つの効果として、用量及び結晶粒大きさの散布を抑制することができる。
本発明の様々な効果の一つの効果として、絶縁抵抗の散布を抑制することができる。
但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。
【図2】
図1のI-I'線に沿った断面図を概略的に示したものである。
【図3】
図1のII-II'線に沿った断面図を概略的に示したものである。
【図4】
図1のII-II'線に沿った断面図として、本発明の測定領域を説明するための図面である。
【図5】
図1の本体を分解して示した分解斜視図である。
【図6】
図3のP1領域を拡大した図面である。
【図7】
図6のP2領域を拡大した図面である。
【図8】
図6のP3領域を拡大した図面である。
【図9】
本発明の一実施形態による内部電極と誘電体層の界面をSTEM-EDSで分析したイメージであり、(a)は、STEM-EDSでNi元素をマッピング(mapping)したイメージであり、(b)は、STEM-EDSでTi元素をマッピング(mapping)したイメージであり、(c)は、STEM-EDSでIn元素をマッピング(mapping)したイメージである。
【図10】
図9の(c)に示されたL1に沿ってSTEM-EDSでラインプロファイル(line profile)した結果である。(b)は、(a)の一部を拡大したグラフである。
【図11】
絶縁抵抗を測定したグラフとして、(a)は比較例1、(b)は比較例2、(c)は発明例に対する絶縁抵抗を測定したグラフである。
【図12】
比較例1の誘電体結晶粒を観察したイメージであり、(a)は、カバー部の誘電体結晶粒を観察したイメージであり、(b)は、容量形成部の誘電体結晶粒を観察したイメージである。
【図13】
発明例の誘電体結晶粒を観察したイメージであり、(a)は、カバー部の誘電体結晶粒を観察したイメージであり、(b)は、容量形成部の誘電体結晶粒を観察したイメージである。
【図14】
本発明の一実施形態による内部電極と誘電体層の界面をSTEM-EDSで分析したイメージであり、(a)は、STEM-EDSでNi元素をマッピング(mapping)したイメージであり、(b)は、STEM-EDSでTi元素をマッピング(mapping)したイメージであり、(c)は、STEM-EDSでIn元素をマッピング(mapping)したイメージである。
100 積層型電子部品
110 本体
111 誘電体層
112、113 カバー部
114、115 マージン部
121、122 内部電極
131、132 外部電極
131a、132a 電極層
131b、132b めっき層
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録