特許 7919426出願番号特願 2024-513738
異なる精度によるビットごとの乗算のための混合信号回路

出願人インターナショナル・ビジネス・マシーンズ・コーポレーション（識別番号 390009531）

2026年特許公開件数ランキング 131位 177件（※）

2026年特許取得件数ランキング 33位 433件（※）

公報発行日　2026年9月11

公報URL　https://ipforce.jp/patent-jp-P_B1-7919426　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

この分野はエレクトロニクスに関し、より具体的には混合信号回路

【図1A】１つ以上の例示的実施形態が実装され得るニューラル・ネットワーク・アクセラレータを示す図である。

【図1B】１つ以上の例示的実施形態が実装され得るニューラル・ネットワーク・アクセラレータにおいて行われる計算の数学的表現を示す図である。

【図2】１つ以上の例示的実施形態が実装され得る混合信号積和回路を示す図である。

【図3A】１つ以上の例示的実施形態が実装され得るドット積エンジンを示す図である。

【図3B】１つ以上の例示的実施形態が実装され得るドット積エンジンを示す図である。

【図4】１つ以上の例示的実施形態が実装され得るドット積計算に関連する代数表現を示す図である。

【図5】例示的実施形態によるドット積計算の異なる項の付加ノイズ寄与に対するビット位置の影響係数のプロットを示す図である。

【図6】例示的実施形態による異なるドット積エンジンに対して異なるハードウェア・アーキテクチャを使用する混合信号積和回路を示す図である。

【図7】例示的実施形態によるドット積エンジンのアーキテクチャを示す図である。

【図8】例示的実施形態による異なるドット積エンジンに対して異なるハードウェア・アーキテクチャを使用する混合信号積和回路を示す図である。

【図9】例示的実施形態による低ノイズ混合信号積和演算を行うための方法を示す図である。

【図10】例示的実施形態による人工知能システムの例示的実装を示す図である。

【図11】例示的実施形態による例示的プロセッサ・システムを示す図である。

【図12】例示的実施形態によるクラウド・コンピューティング環境を示す図である。

【図13】例示的実施形態による抽象化モデル・レイヤを示す図である。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります