特許7933276IP Force 特許公報全文掲載

ホーム > 特許ランキング > 三菱電機株式会社 > 特許7933276

技術分野

高周波増幅器

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ＭＭＩＣ高周波増幅器を、非特許文献１に記載されるフリップチップ構造とした場合、チップの上部と下部に設けられたグラウンド電位のベタ導体によって入力整合回路と出力整合回路のアイソレーションが低下し、これに伴って相互干渉が発生することにより特性が劣化するという課題があった。

課題を解決するための手段[発明の詳細な説明]から抜粋

本開示に係る高周波増幅器は、接地電位のベタ導体が上部と下部に形成されたＭＭＩＣで構成された高周波増幅器であって、入力整合回路と、出力整合回路と、入力整合回路と出力整合回路にそれぞれが接続された複数のトランジスタセルと、入力整合回路と出力整合回路との間に設けられた接地電位の導体壁と、トランジスタセルの直上に配置された接地電位の導体のピラーと、を備え、トランジスタセルは、上部のベタ導体と下部のベ・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示に係る高周波増幅器によれば、入力整合回路と出力整合回路との間に設けられた接地電位の導体壁を備えることにより、入力整合回路と出力整合回路との相互干渉による特性劣化を抑えることができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態１に係る高周波増幅器の構成例の概要を示す上面図である。
【図2】 実施の形態１におけるＦＥＴセルの構成を示す上面図である。
【図3】 実施の形態１におけるＦＥＴセルを図２のＣ－Ｃ線に沿って切断した断面を示す断面矢示図である。
【図4】 実施の形態１に係る高周波増幅器が備える高周波信号の伝送線路の損失計算結果を示すグラフである。
【図5】 実施の形態１におけるストリップ線路を図１のＡ－Ａ線に沿って切断した断面を示す断面矢示図である。
【図6】 実施の形態１におけるコプレーナ線路を図１のＢ－Ｂ線に沿って切断した断面を示す断面矢示図である。
【図7】 実施の形態１に係る高周波増幅器の変形例１が備えるＦＥＴセルの構成を示す上面図である。
【図8】 変形例１のＦＥＴセルを図７のＤ－Ｄ線に沿って切断した断面を示す断面矢示図である。
【図9】 実施の形態１に係る高周波増幅器の変形例２が備えるＦＥＴセルの構成を示す上面図である。
【図10】 変形例２のＦＥＴセルを図９のＥ－Ｅ線に沿って切断した断面を示す断面矢示図である。
【図11】 実施の形態１に係る高周波増幅器の変形例３が備えるＦＥＴセルの構成を示す上面図である。
【図12】 実施の形態１に係る高周波増幅器の変形例４が備えるＦＥＴセルの構成を示す上面図である。
【図13】 変形例４のＦＥＴセルを図１２のＦ－Ｆ線に沿って切断した断面を示す断面矢示図である。
【図14】 実施の形態２に係る高周波増幅器が備える入力整合回路の構成例の概要を示す上面図である。
【図15】 実施の形態２における整合回路を図１４のＧ－Ｇ線に沿って切断した断面を示す断面矢示図である。
【図16】 実施の形態２における変形例１の整合回路を図１５のＧ－Ｇ線に沿って切断した断面を示す断面矢示図である。
【図17】 実施の形態２における変形例２の整合回路を図１５のＧ－Ｇ線に沿って切断した断面を示す断面矢示図である。
【図18】 実施の形態２における変形例３の整合回路を図１５のＧ－Ｇ線に沿って切断した断面を示す断面矢示図である。

代表図 図1本件の代表的な図

１，１Ａ 高周波増幅器、１ａ 入力整合回路、１ａ－１ ストリップ線路、１ｂ 出力整合回路、１ｂ－１ コプレーナ線路、１ｃ－１～１ｃ－４ ＦＥＴセル、１ｄ－１～１ｄ－３，１６，１６－１，１６－２ 電極、１ｅ 金属壁、１ｆ－１，１ｆ－２，１ｇ 整合回路、１１ ゲート電極、１１－１～１１－７、１３－１～１３－４ フィンガー電極、１２－１～１２－３，２１－１～２１－５ ソース電極、１３ ドレイン電極、１４，１４－１，１４－２ ビアホール、１５ ピラー、１７，２２ 誘電体層、１８，１９ ベタ導体、２０ 下地基板、２１ 伝送線路、２３ 上地電極、２４ 下地電極、２５ グラウンド導体。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.