パルス幅変調（ＰＷＭ）システムであって、
イニシエータであって、
イニシエータクロック信号入力と、
前記イニシエータクロック信号入力で受信されたイニシエータクロック信号に応答して、イニシエータカウントを進めるように構成されるイニシエータカウンタと、
前記イニシエータカウントに応答して、イニシエータＰＷＭ信号を生成するように構成されるイニシエータＰＷＭ信号生成器と、
同期化信号を生成して出力するように構成される回路要素と、
を含む、前記イニシエータ、及び
受信機であって、
受信機クロック信号入力と、
前記受信機クロック信号入力で受信された受信機クロック信号に応答して、受信機カウントを進める受信機カウンタと、
前記受信機カウントに応答して、受信機ＰＷＭ信号を生成するように構成される受信機ＰＷＭ信号生成器と、
前記同期化信号に応答し、オフセットに基づいて、前記受信機カウントをリセットするように構成される回路要素と、
を含む、前記受信機、
を含む、ＰＷＭシステム。 請求項１に記載のＰＷＭシステムであって、前記オフセットが、前記受信機と前記イニシエータとの間の物理的距離に基づく、ＰＷＭシステム。 請求項１に記載のＰＷＭシステムであって、
前記イニシエータが前記イニシエータカウントを初期値にリセットするように構成され、
前記受信機が前記受信機カウントを前記初期値に前記オフセットを加えた値にリセットするように構成される、
ＰＷＭシステム。 請求項３に記載のＰＷＭシステムであって、
前記イニシエータが前記同期化信号に応答して、又は前記同期化信号の生成を引き起こすトリガに応答して、前記イニシエータカウントをリセットするように構成され、
前記オフセットが前記イニシエータと前記受信機との間の物理的距離に応答して決定される、
ＰＷＭシステム。 請求項１に記載のＰＷＭシステムであって、
通信線を更に含み、
前記イニシエータが、ハードウェア実行層において、前記同期化信号を生成し、前記同期化信号を前記通信線に出力し、前記イニシエータカウントをリセットするように構成され、
前記受信機が、ハードウェア実行層において、前記通信線から前記同期化信号を受信し、前記同期化信号を検出し、前記受信機カウントをリセットするように構成される、
ＰＷＭシステム。 請求項１に記載のＰＷＭシステムであって、前記イニシエータが、データ及び前記同期化信号を同じ通信線に出力するように構成される、ＰＷＭシステム。 請求項１に記載のＰＷＭシステムであって、前記イニシエータが、前記イニシエータにおいてハードウェア決定され、前記イニシエータのハードウェア実行層において検出されたトリガ条件に応答して、前記同期化信号を生成するようにハードウェア構成される、ＰＷＭシステム。 請求項１に記載のＰＷＭシステムであって、
前記イニシエータが、前記イニシエータＰＷＭ信号を第１の制御信号として出力するように構成され、
前記受信機が、前記受信機ＰＷＭ信号を第２の制御信号として出力するように構成される、ＰＷＭシステム。 パルス幅変調（ＰＷＭ）システムであって、
受信機を含み、
前記受信機が、
受信機入力と、
受信機クロック信号入力と、
前記受信機クロック信号入力で受信された受信機クロック信号に応答して受信機カウントを進める受信機カウンタと、
前記受信機カウントに応答して、受信機ＰＷＭ信号を生成するように構成される受信機ＰＷＭ信号生成器と、
前記受信機入力で同期化信号を受信し、前記受信機と前記同期化信号の送信源との間の物理的距離に応答して、前記受信機カウントをリセットするように構成される回路要素と、
を含む、
ＰＷＭシステム。 請求項９に記載のＰＷＭシステムであって、
前記受信機が、前記受信機カウントを事前決定された初期値にオフセットを加えたものにリセットするように構成される、
ＰＷＭシステム。 請求項１０に記載のＰＷＭシステムであって、
前記オフセットが、前記受信機カウント動作の前記リセットの完了に対する前記受信機入力からの回路ベースの待ち時間に応答して決定される、
ＰＷＭシステム。 請求項１０に記載のＰＷＭシステムであって、
前記受信機が、前記同期化信号から第１のオフセット部分を抽出するように、及び、前記オフセットを生成するために前記受信機に格納された第２のオフセット部分に前記第１のオフセット部分を加算するように構成される、
ＰＷＭシステム。 請求項９に記載のＰＷＭシステムであって、
前記受信機が、ハードウェア実行層において、前記同期化信号を検出し、前記検出された同期化信号に応答して前記受信機カウントをリセットするように構成される、
ＰＷＭシステム。 請求項９に記載のＰＷＭシステムであって、通信線を更に含み、
前記受信機入力が前記通信線に結合され、
前記受信機入力が、前記通信線を介して前記同期化信号を受信するように構成され、
前記受信機入力が、前記通信線を介してデータを受け取るように構成される、
ＰＷＭシステム。 パルス幅変調（ＰＷＭ）制御のための方法であって、
イニシエータを用いて、イニシエータクロック信号に応答してイニシエータカウントを進めることと、
前記イニシエータカウントに応答して、前記イニシエータを用いて、第１の制御されたデバイスを制御することと、
前記イニシエータを用いて同期化信号を生成することと、
前記イニシエータから受信機へ前記同期化信号を送信することと、
受信機を用いて、受信機クロック信号に応答して受信機カウントを進めることと、
前記受信機カウントに応答して、前記受信機を用いて、第２の制御されたデバイスを制御することと、
前記受信機を用いて前記同期化信号を受信及び検出することと、
オフセット値に基づいて、前記同期化信号に応答して前記受信機カウントをリセットすることと、
を含む、方法。 請求項１５に記載の方法であって、前記オフセット値が、前記受信機と前記イニシエータとの間の物理的距離に基づく、方法。 請求項１５に記載の方法であって、
前記イニシエータカウントを初期値にリセットすることを更に含み、
前記受信機カウントを前記リセットすることが、前記受信機カウントを前記初期値に前記オフセット値を加えた値にリセットすることを含む、
方法。 請求項１５に記載の方法であって、
前記イニシエータを前記リセットすることが、前記同期化信号に応答するか、又は前記同期化信号を生成させることに応答しており、
前記オフセット値が、前記イニシエータと前記受信機との間の物理的距離に応答して決定される、
方法。 請求項１５に記載の方法であって、
前記イニシエータにおいて、ハードウェア実行層を用いて、前記同期化信号を生成し、前記同期化信号を前記受信機に送信し、前記イニシエータカウントをリセットすることと、
前記受信機において、ハードウェア実行層を用いて、前記同期化信号を受信し、前記同期化信号を検出し、前記受信機カウントをリセットすることによって前記受信機カウントを調整すること、
を更に含む、方法。 請求項１５に記載の方法であって、前記同期化信号を前記送信することと同じ通信線を用いて、前記イニシエータから前記受信機にデータを送信することを更に含む、方法。 請求項１５に記載の方法であって、前記同期化信号を前記生成することが、前記イニシエータにおいてハードウェア決定されたトリガに応答して実施される、方法。 請求項１５に記載の方法であって、前記同期化信号を前記生成することが、前記イニシエータにおいてハードウェア決定され、前記イニシエータのハードウェア実行層において検出されたトリガ条件に応答して、実施される、方法。