特表2025-538837IP Force 特許公報全文掲載

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】
(54)【発明の名称】パワーエレクトロニクス用途のPCBビア設計および製造方法
(51)【国際特許分類】
   
   
   
   
   
【FI】
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】
(86)(22)【出願日】
(85)【翻訳文提出日】
(86)【国際出願番号】
(87)【国際公開番号】
(87)【国際公開日】
(31)【優先権主張番号】23305908.8
(32)【優先日】
(33)【優先権主張国・地域又は機関】
(81)【指定国・地域】
(71)【出願人】
【識別番号】503163527
【氏名又は名称】ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ
【氏名又は名称原語表記】MITSUBISHI ELECTRIC R&D CENTRE EUROPE B.V.
【住所又は居所原語表記】Capronilaan 34,1119 NS Schiphol Rijk,The Netherlands
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188673
【弁理士】
【氏名又は名称】成田 友紀
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】ピチョン ピエール イーブ
(72)【発明者】
【氏名】モランド ジューリーエン
(72)【発明者】
【氏名】ペリン レミー
【テーマコード(参考)】
【Fターム(参考)】
5E317AA24
5E317BB02
5E317BB12
5E317CC25
5E317CD27
5E317CD32
5E317GG05
5E317GG20
5E338AA02
5E338AA16
5E338BB13
5E338BB25
5E338EE27
5E338EE28
(57)【要約】
回路基板は、少なくとも1つのエポキシ系複合材料層(130)と、前記エポキシ系複合材料層(130)の両側にある少なくとも2つの導電層またはトラック(110,120)と、前記導電層またはトラック(110,120)を接続する第1の金属化ビア(140)とを備え、前記ビアの少なくとも一部が、金属化バレル(141,141’)であって、前記金属化バレルと前記導電層またはトラック(110,120)の1つとの間の接合部の少なくとも1つのフレア端部(β、142’)で終端する金属化バレルを備える。
【特許請求の範囲】
【請求項】
少なくとも1つのエポキシ系複合材料層(130)と、前記エポキシ系複合材料層(130)の両側にある少なくとも2つの導電層またはトラック(110,120)と、
前記導電層またはトラック(110,120)を接続する第1の金属化ビア(140)とを備え、前記ビアの少なくとも一部が、金属化バレル(141,141’)であって、前記金属化バレルと前記導電層またはトラック(110,120)の1つとの間の接合部の少なくとも1つのフレア端部(β、142’)で終端する金属化バレルを備える、
回路基板。
【請求項】
前記フレア端部は、前記ビアバレルと前記フレア端部との間の角度として定義され、0<α1<45°の範囲内にある第1の角度α1と、前記フレア端部と前記導電層との間の角度として定義され、0<α2<45°の範囲内にある第2の角度α2と、5μm以上の絶対値|R1|を有する当該フレア端部の平均曲率(143)半径R1と設定された、
請求項1に記載の回路基板。
【請求項】
α2=π-α1である、請求項2に記載の回路基板。
【請求項】
少なくとも1つの埋込み部品(170)を備え、前記導電層(110)の1つが、前記埋込み部品(170)の導電性パッド(160)との接合層である、
請求項1ないし3のいずれか一項に記載の回路基板。
【請求項】
前記複合材料(100)が、面内方向CTExyの第1の熱膨張係数を有し、面外方向CTEzの第2の熱膨張係数を有し、前記導電層またはトラックが、CTEcuを有する銅層またはトラックであり、前記フレア端部が、100°Kの温度変化下で前記ビアフレア端部(142,142’)と前記銅層との接合部における応力を約300MPaに制限するように計算される、請求項1ないし4のいずれか一項に記載の回路基板。
【請求項】
前記導電層またはトラックの1つの上方または下方に少なくとも1つのさらなる複合材料層(100,135)を含む、請求項1ないし5のいずれか一項に記載の回路基板。
【請求項】
バレルを有する孔を穿孔するように構成されたレーザビーム(200)を使用して、前記導電層(110,120)に垂直な方向に前記エポキシ系複合材料(130)に前記孔(180,190)を形成することによって前記ビア(140,140’)を作製するステップと、前記バレルの上部および/または底部に少なくとも1つのフレア端部を設けるステップと、前記ビアを設けるために前記孔を充填するステップとを含む、請求項1ないし6のいずれか一項に記載の回路基板を製造する方法。
【請求項】
前記孔を形成するステップが、前記孔の異なる高さ(220)で前記レーザビームの焦点(210)を調整して、前記ビアの両端にフレア端部を提供するディアボロ形状を有する前記孔を作成することによって行われる、請求項7に記載の方法。
【請求項】
前記フレア端部が、前記ビアの金属化によって丸みを帯びている、請求項8に記載の方法。
【請求項】
前記ビアの少なくとも一部について、下部構造(100)上の導電層またはトラック(110)上にサブトラクティブ金属化プロセスによって基体(250)を提供するステップと、前記基体(250)を有する前記導電層またはトラック(110)上にエポキシ層(130)を積層するステップと、孔(180)を形成し、前記基体の上の前記孔を充填して、前記基体(250)の上に配置された前記金属化ビア(140)を形成するステップであって、前記基体が、前記ビアのフレア状基部(142)を提供する、ステップとを含む、請求項7に記載の方法。
【請求項】
導電性前駆体層またはトラック前駆体層(110a)を堆積させるステップと、基体(250)が設けられる位置で前記前駆体層上にエッチングレジスト層(230)を堆積させるステップと、前記前駆体層を化学的にエッチングして、前記導電層またはトラック(110)を作製するステップと、前記エッチングレジスト層(230)を除去して、前記基体(250)を露出させるステップと、前記導電層またはトラック(110)上にさらなるエポキシ層(130)を積層するステップと、孔(180)を形成し、前記孔を金属化し、さらなる導電層またはトラック(120)を金属化し、前記基体の上の前記孔を充填して、前記基体(250)の上に配置された前記金属化ビア(140)を形成するステップであって、前記基体が、前記ビアのフレア状基部(142)を提供する、ステップとを含む、請求項7に記載の方法。
【請求項】
前記バレル(141’)の上部および底部にフレア端部(142’)を有するビア(140’)を設けるための孔(195)を、前記孔の軸線(A)に対して10°~30°の角度β、β1、β2で傾斜したレーザビーム(201,202)を回転させることによって作製するステップを含む、請求項7に記載の方法。
【請求項】
穿孔される積層体(130)に垂直なレーザビーム(202)で縮径孔(190)を穿孔するステップと、前記レーザビーム(202)が20°から45°の増加する角度β1、β2、β3で孔の軸線(A)に対して傾斜した状態で、前記軸線の周りのいくつかの角度位置で前記レーザビームを回転させて前記孔をさらに穿孔するステップとを含み、前記バレル(141’)の上部および底部にフレア端部(142)を有する前記ビアをさらに金属化するステップを含む、請求項12に記載の方法。
【請求項】
前記レーザビーム(202)の直径が、前記孔の前記直径の半分未満である、請求項13に記載の方法。
【発明の詳細な説明】
【技術分野】
【】
PCB製造の分野に関し、より詳細にはPCBビアの製造に関する。優先権は、2023年6月7日に出願された欧州特許出願第23305908.8号明細書に対して主張され、その内容は参照により本明細書に組み込まれる。
【背景技術】
【】
多層PCBなどのPCBにビアホールを設けることが知られている。
【】
他の方法の中でも、レーザ穿孔は、異なる層間の接続を確立するためにPCB上に正確な孔を作成する。レーザ穿孔技術は、高濃度レーザエネルギーを使用して気化によって孔を穿孔するため、PCBに見られる最小のビアサイズを扱う場合でも精度を保証する。
【】
商業生産では、レーザ穿孔に使用することができる2つのレーザ技術がある。CO2レーザの波長は遠赤外帯域であり、紫外線レーザの波長は紫外帯域である。これらの2つのタイプの間の主な違いは、主に、CO2が有機材料を穿孔するだけであるのに対し、UVビームは金属層を穿孔する能力に由来する。したがって、CO2レーザは、プリント回路基板の工業用マイクロビアの製作に広く使用されている。マイクロビアの直径は100μmより大きくする必要がある。これらの大口径の孔を製造するために、CO2レーザは、大口径の孔を作製するのに必要な時間が非常に短いため、非常に高い生産性を有する。UVレーザ技術は、100μm未満の直径を有する微小孔の製作に広く使用されている。微細回路図の使用では、開口は50μm未満にさえなり得る。
【】
いくつかの方法が知られている。
【】
シングルパルスレーザ穿孔では、単発のレーザビームが材料に発射されて、必要な孔が作成される。この方法では、レーザの供給源およびワーク材料の両方が静止状態に保たれる。
【】
打撃穿孔では、一連のレーザパルスがワーク材料に繰り返し発射される。このプロセス中、レーザビームとワークピースとの間に相対運動はない。この形態のレーザ穿孔は、シングルショットレーザ穿孔と比較して、より小さい直径を有するより深く正確な孔を効果的に作成する。このプロセスでは、正確な寸法を有する穿孔を生成するように溶融および気化を制御するために特定の電力出力が選択される。
【】
トレパニング加工は、レーザビームが所定の位置の周りに案内されるプロセスである。この位置は、穿孔されるビアの中心である。これは、切断されるビアの直径がレーザビーム直径よりも大きい状況で使用される。ビアの精度は、ビームの移動によって決定される。
【】
ヘリカルレーザ穿孔は、レーザビームがワークピースに対してそれ自体の軸線を中心に回転しながら移動のための螺旋経路をたどる方法である。ダブプリズムは、レーザビームの移動を制御する。
【】
ヘリカル穿孔の利点は、完全に円筒形の孔を提供することであり、一方、打撃穿孔では、プロセスはより速いが、円錐形の孔が生成される。
【】
穿孔プロセスの後、銅めっきおよび化学エッチングによって金属化プロセスが実現され、孔バレルを金属化し、PCBの層間に電気経路を提供する。
【】
半導体チップの一部の面積上またはPCBの銅表面上に選択的に金属層を堆積させるための最先端のプロセスは、サブトラクティブ転写またはアディティブ転写に基づくフォトリソグラフィプロセスである。
【】
サブトラクティブ転写プロセスでは、
【】
最初に、均一な厚さの金属の連続膜が、堆積法、典型的にはスパッタリングまたは蒸着などの物理気相堆積(PVD)法を使用して堆積される。
【】
次いで、金属層が望まれない場所を除いて、エッチングレジスト層が金属表面に堆積される。これは、典型的には、フォトリソグラフィプロセスを使用して行われる。
【】
最後に、ウェットエッチングを使用して露出した金属表面が除去され、エッチングレジスト層が除去される。
【】
アディティブ転写プロセスでは、
【】
最初に、金属層が望まれない表面に1つまたは2つのエッチングレジスト層が選択的に堆積される。
【】
次いで、エッチングレジスト層および最終金属化表面の両方の上に均一な金属の層が堆積される。
【】
最後に、エッチングレジスト層が除去され、その結果、金属層が望まれない表面から剥離する。
【】
例では、サブトラクティブ転写プロセスの前またはアディティブ転写プロセス中の銅堆積は、3つのプロセスステップ(A~C)を必要とし得る。
a.以下による銅堆積:
i.半導体チップをCuとの反応から保護するためのTaN/Ta拡散障壁の堆積。TaNは誘電体上に良好な接着性を提供することができ、TaはCuシード層との良好な濡れ性を提供する。代替形態は、Ti系層(Ti/TiN積層体)およびRu系層である。
ii.バルクCu成長のための核生成サイトを生成するためのCuシード層の堆積(典型的にはPVDスパッタリングによって行われる)。
b.電気めっき(ECP)によるバルクCuの堆積。ECPプロセスは、第二銅イオン、硫酸および微量有機添加剤を含む溶液にウエハを浸漬することによって行われる。電流を流すことにより、Cuイオン(Cu+2)が還元されてCuとなり、シード層上に堆積する。
c.過剰な銅の化学機械研磨であって、回転パッドを使用して表面を平坦化し、過剰なCuを除去する、化学機械研磨。
【】
シード層堆積とそれに続く電気めっきによるCu堆積の代わりに、他のプロセス、すなわち物理気相堆積(PVD)、化学気相堆積(CVD)、レーザリフロー、原子層堆積(ALD)を使用することができ、これらの中でもCVD法が業界で最も広く使用されている(蒸着およびスパッタリング)。複合構造(すなわち、均一な層厚が堆積されるパワーダイめっきとは異なる)の製造の場合、スパッタリングプロセスの最大の課題は、ビアなどの高アスペクト比構造において良好なステップカバレッジを達成することであることに留意されたい。イオン化PVDまたはALDのような他の技術は、スパッタリングよりも良好なステップカバレッジ特性を示す。
【】
PCBにその層、銅トラックおよびビアが完成したとき、従来のPCBの温度サイクル中、z方向(z方向はPCBの断面として定義される)の膨張および収縮は、面内(x-y)方向の膨張および収縮よりもはるかに大きく、これは、絶縁層を提供するエポキシ/ガラス繊維複合材の熱膨張係数(CTE)がこの方向においてより高いためである。低CTEガラス繊維は、基板をx-y平面では拘束するが、膨張および収縮する可能性がある厚さを通しては拘束しない。したがって、公知のめっき貫通孔構造(PTH)のような銅ビアに応力が蓄積することにより、そのようなビアのバレルの中心付近に亀裂が発生する可能性がある。
【】
文献y.-L.Cheng,C.-y.Lee,y.-L.Huang,“Copper Metal for Semiconductor Interconnects”,in:Noble Precious Met.-Prop.Nanoscale Eff.Appl.,2018.https://doi.org/10.5772/intechopen.72396、およびB.Birch,“Troubleshooting Microvia Failures”,(2020)0-12.https://doi.org/10.13140/RG.2.2.24717.77281は、温度によるz方向の誘電体の大きな膨張の影響と、そのPCB内の異なる銅構造への影響について記載しており、以下の特性の1つまたはいくつかを有する構造で最も問題が発生しやすい。
a.PTHなどのz方向に長い構造。破損は、z方向に長い構造で最も発生しやすい。これは、第1の近似において、銅構造内の歪みがΔCTE.ΔT.lz(ΔCTE:z方向における銅と誘電体との間のCTE差;ΔT:無応力状態からの温度変化;lz:銅構造のz方向の長さ)に比例し、したがって構造lzのz方向の長さに比例するからである。
b.これらの構造と銅シートとの間の相互接続において。ビア構造と銅シートとの間の相互接続は、一般に応力集中の位置である角または鋭角の形成を含む。
これらの応力問題は、PCB設計の最先端の用途ではあまり重要ではないかもしれないが、パワーエレクトロニクス用途にPCB材料を導入する場合、より高い温度変化、より高い最大接合温度、および製品寿命中のより高いサイクル数は、より高い応力の大きさおよびより速い損傷蓄積をもたらし、ビア構造の応力集中区域で疲労破壊を引き起こす。これは、より高い最大接合温度動作を可能にするワイドバンドギャップチップ材料が使用される場合に特に当てはまる。
【】
別の問題は、パワー半導体チップまたは受動部品がPCB積層体に埋め込まれているときのxおよびy方向(z方向に加えて)の応力に起因する銅ビアの信頼性が不十分であることである。パワー半導体は、銅およびエポキシ積層体の両方よりもCTEが大幅に低い材料であるSiまたはSiCで作製される。
【】
シリコンSiは、約3ppm/KのCTEおよび約130~188GPaのヤング率を有し、炭化ケイ素SiCは、約4ppm/KのCTEおよび約300~700GPaのヤング率を有する。
【】
同様に、受動部品の例は、約11~12ppm/KのCTEを有するMnFe2O4フェライト(磁性)、約6~8ppm/KのCTEを有するセラミック(コンデンサ、抵抗)、約3ppm/Kのシリコン(コンデンサ)である。
【】
したがって、CTEエポキシ複合材≒CTECu≒18ppm/Kであるため一致する、銅およびエポキシ樹脂/ガラス繊維積層体複合材シートの面内(x-y)CTEとの比較では、パワー半導体および受動部品のCTEは大幅に低く、したがって、大きなxおよびy応力成分が生成される。
【】
したがって、最先端のPCB積層体に、低いCTE値を有する半導体チップまたは受動部品を導入することにより、銅ビアにより大きな応力が生じ、疲労亀裂伝播による破損が起こりやすくなる。特に、ビアと銅シートとの間の鋭い角の存在は、x-y平面内の熱機械的応力の追加と相まって、半導体チップまたは受動部品のない状況と比較して、ビアと銅シートとの間のより迅速な疲労亀裂伝播、および最終的にビアと銅シートとの間の分離をもたらし得る。
【】
したがって、ビアの破損は、銅金属化とビアピラーとの間の角で開始する亀裂から生じる可能性があり、チップ金属化層とビアの第1の列との間の界面では、ビアの第1の列と次の金属化層との間、または次の金属化層とビアの次の列との間の界面よりも、破損する可能性が高い。
埋込み半導体チップまたは受動部品の場合に適用される最先端のビア設計は、熱機械サイクル中のx-y平面における追加のせん断応力に耐える適切な幾何学的形状を有していない。
【先行技術文献】
【非特許文献】
【】
【非特許文献】y.-L.Cheng, C.-y.Lee, y.-L.Huang, “Copper Metal for Semiconductor Interconnects”, in:Noble Precious Met.- Prop.Nanoscale Eff.Appl., 2018.https://doi.org/10.5772/intechopen.72396
【非特許文献】B.Birch, “Troubleshooting Microvia Failures”, (2020) 0-12.https://doi.org/10.13140/RG.2.2.24717.77281
【発明の概要】
【課題を解決するための手段】
【】
疲労亀裂伝播速度を低減するための改善されたビア構成を提供する。
【】
より正確には、少なくとも1つのエポキシ系複合材料層と、前記エポキシ系複合材料層の両側にある少なくとも2つの導電層またはトラックと、前記導電層またはトラックを接続する第1の金属化ビアとを備え、前記ビアの少なくとも一部が、金属化バレルであって、前記金属化バレルと前記導電層またはトラックの1つとの間の接合部の少なくとも1つのフレア端部で終端する金属化バレルを備える、回路基板を提案する。
【】
提案されたビア設計は、PCBの温度サイクルの場合に生じる応力の低減に起因するビア位置における亀裂の伝播速度の低減を提供する。これは、銅と1つまたは複数のPCBエポキシ絶縁層との間のCTEの差が生じる位置における応力集中を低減する、ビアの両端に作成された1つまたは複数のフレア端部によって可能になる。
【】
好ましくは、前記フレア端部は、ビアバレルとフレア端部との間の角度として定義され、0<α1<45°の範囲内にある第1の角度α1と、導電層とフレア端部との間の角度として定義され、0<α2<45°の範囲内にある第2の角度α2と、5μm以上の絶対値|R1|を有するフレア端部の平均曲率(143)半径R1と設定される。
【】
これらの範囲は、フレア状基部を介して接続されているビアと層とのの接合部における応力を低減するようによく適合されている。
【】
特定の実施形態では、α2=π-α1である。そのような実施形態では、フレア状基部は、ビアのバレルおよびビアが接続される導電層に対して斜めである。
【】
これは、ビアが2つの導電層の間でディアボロ形状となりうる単純な設計を提供する。
【】
回路基板は、少なくとも1つの埋込み部品を備えてもよく、前記導電層の1つは、前記埋込み部品の導電性パッドとの接合層であってもよい。
【】
これにより、埋込みダイを有するPCBの製造が改善される。
【】
前記複合材料は、面内方向CTExyの第1の熱膨張係数を有し、面外方向CTEzの第2の熱膨張係数を有し、前記導電層またはトラックは、CTEcuを有する銅層またはトラックであり、前記フレア端部は、100°Kの温度変化下で前記フレア端部と前記銅層との接合部における応力を約300MPaに制限するように計算される。
【】
これにより、銅金属化ビアの応力が銅の降伏強度未満に維持される。
【】
回路基板は、前記導電層またはトラックの1つの上方または下方に少なくとも1つのさらなる複合材料層を含むことができる。
【】
これは、多層PCBの場合である。
【】
本開示はまた、開示されているような回路基板を製造する方法であって、バレルを有する孔を穿孔するように構成されたレーザビームを使用して、前記導電層に垂直な方向に前記エポキシ系複合材料に前記孔を形成することによって、前記ビアを作製するステップと、前記バレルの上部および/または底部に少なくとも1つのフレア端部を設けるステップと、前記孔を充填して前記ビアを設けるステップとを含む、方法
【】
前記孔を形成するステップは、前記孔の異なる高さで前記レーザビームの焦点を調整して、前記ビアの両端にフレア端部を提供するディアボロ形状を有する前記孔を作成することによって行われ得る。
【】
前記フレア端部は、ビアの金属化プロセスによって丸みを帯びてもよい。
【】
この方法は、前記ビアの少なくとも一部について、下部構造上の導電層またはトラック上にアディティブまたはサブトラクティブ金属化プロセスによって基体を提供するステップと、基体を有する前記導電層またはトラック上にエポキシ層を積層するステップと、孔を形成し、前記基体の上の前記孔を充填して、前記基体の上に配置された前記金属化ビアを形成するステップであって、前記基体が、前記ビアのフレア状基部を提供する、ステップを含むことができる。
【】
前記基体を提供するステップは、
a.金属化される表面の周りに金属層が堆積されるべきではない導電層またはトラックの表面に少なくとも1つのエッチングレジスト層を選択的に堆積させることと、
b.エッチングレジスト層および金属化される表面の両方の上に均一な金属の層を堆積させることと、
c.エッチングレジスト層を除去し、その結果、金属層が堆積されるべきではない表面から金属層を剥離するステップと
を含むことができる。
【】
本方法は、導電性前駆体層またはトラック前駆体層を堆積させるステップと、基体が設けられる位置で前記前駆体層上にエッチングレジスト層を堆積させるステップと、前記前駆体層を化学的にエッチングして、前記導電層またはトラックを作製するステップと、前記エッチングレジスト層を除去して、前記基体を露出させるステップと、前記導電層またはトラック上にさらなるエポキシ層を積層するステップと、孔を形成し、前記孔を金属化し、さらなる導電層またはトラックを金属化し、前記基体の上の前記孔を充填して、前記基体の上に配置された前記金属化ビアを形成するステップであって、前記基体が、前記ビアのフレア状基部を提供する、ステップとを含むことができる。
【】
本方法は、前記バレルの上部および底部にフレア端部を有するビアを設けるための孔を、前記孔の軸線に対して20°の角度βで傾斜したレーザビームを回転させることによって作製するステップを含むことができる。
【】
本方法は、穿孔される積層体に垂直なレーザビームで縮径孔を穿孔するステップと、前記レーザビームが増加する角度β1、β2、β3で孔の軸線に対して傾斜した状態で、前記軸線の周りのいくつかの角度位置で前記レーザビームを回転させて前記孔をさらに穿孔するステップとを含み、前記バレルの上部および底部にフレア端部を有する前記ビアをさらに金属化するステップを含むことができる。
【】
そのような場合、前記レーザビームの直径は、前記孔の前記直径の半分未満であってもよい。
【】
他の特徴、詳細および利点は、以下の詳細な説明および図面に示される。
【図面の簡単な説明】
【】
【図】ビア内の応力位置の例の概略側方断面図である。
【】
【図】埋込み部品、ビアおよび導電トラックを有するPCB部品の側方断面図である。
【】
【図】図2の亀裂位置の拡大図である。
【図】図2の亀裂位置の拡大図である。
【】
【図】本開示の実施形態の概略側方断面図である。
【図】本開示の実施形態の概略側方断面図である。
【図】本開示の実施形態の概略側方断面図である。
【】
【図】第1の方法の実施形態のステップの概略図である。
【】
【図】第2の方法の実施形態のステップの概略図である。
【】
【図】第4の方法の実施形態のステップの概略図である。
【】
【図】第5の方法の実施形態のステップの概略図である。
【】
【図】ビアの2つの構成の応力対ビア端部半径のチャートを示す。
【図】ビアの2つの構成の応力対ビア端部半径のチャートを示す。
【発明を実施するための形態】
【】
上述のように、負荷を受ける構造に鋭い角を導入することにより、応力集中が生じる。理想化された無限に鋭い角(すなわち、曲率半径Rが0になる傾向がある)、および線形弾性破壊力学の枠組みでは、角に近づくにつれて無限に高くなる傾向がある応力によって応力特異性が生じる。角からの距離がrであるとき、応力は
【数】
として増加し、
【数】
は材料および幾何学的形状に依存するが、一般に、
【数】
程度である。
【】
【数】
は、角からの距離rに反比例する応力テンソル成分であり、
【数】
であり、式中、Kは比例定数であり、
【数】
は、0.5の典型的な値を有する。したがって、この式は、鋭い角の近傍で応力が大幅に上昇することを示している。
【】
これに関して、図1は、z軸膨張10の場合に生じる従来技術の設計による応力位置の一例を示す。第1の応力位置11は、マイクロビア12と埋込みトラック13との相互接続であり、第2の応力位置14は、めっき貫通孔バレルとトラックとの相互接続であり、第3の応力位置15は、前記めっき貫通孔バレル16内にあり、第4の応力位置17は、前記めっき貫通孔のバレルとフランジ18との間の角に見い出される。
【】
実際の事例では、無限に鋭い角は(製造上および公差上の理由から)実現されず、角は通常約0.5μmの曲率半径を有する。角における実際の応力は、遠隔応力に比例し、係数
【数】
だけ増加し、
【数】
は、幾何学的形状に依存するが、一般に、
【数】
に近く、遠隔応力は、本明細書の対象の熱機械的事例では、
【数】
によって記述され得る。
【】
これは、銅層間または銅トラック間に位置するビアの場合であり、部品の接続パッドと銅層との間にビアを有する半導体チップなどの埋込み部品を有するPCBの場合である。
【】
埋込み半導体チップまたは埋込みダイ24を有するPCBの例を図2に示す。この例では、ビア23は、トラック21、22の間、またはトラック21と接続層25を有する埋込みチップとの間に作製されている。典型的な破損の例が、図3Aおよび図3Bに示されており、例えば、ビア23’の上部とトラック21との間の亀裂28、または図3Aのビアバレル内の亀裂29、および図3Bのビア23の上部と部品24の導電層25との間の亀裂26、27である。
【】
単純化された2D形状に対するFEM計算により、2つの領域を区別することができる埋込みダイを有するPCBの場合、埋込みシリコンダイとの近接度に基づいて、以下の結果が与えられる:
構造のz方向に作用する応力に起因するビア破損を検出するために、シリコンダイに接続されておらずシリコンダイから遠いビアに対応する領域と、
シリコンダイに接続されたビアに対応する領域とにより、パワー半導体チップまたは受動部品がPCB積層体に埋め込まれている場合、xおよびy方向(z方向に加えて)の応力に起因する銅ビアの不十分な信頼性を決定することが可能になる。
【】
この例では、高さ70μmの第1のビアが、FR4積層体に埋め込まれた50μmの第1の銅層と50μmの第2の銅層との間に位置し、高さ70μmの第2のビアが、第2の銅層と埋込みダイ導電性パッド接合層との間に位置する。
【】
平面歪み条件を仮定する(すなわち、この2D形状は、無限に長いスラブを通る断面に対応する)。材料特性は、以下のように選択される。
a.CTESi=3ppm/K;CTECu=CTEFR4x=18ppm/K;CTEFR4Z=41または82ppm/K;
b.E弾性率:Si:116GPa;Cu:127GPa;FR4xy:20.4GPa;FR4z:15GPa。
【】
単純化のために、線形弾性材料が想定される。完全なシステムを100℃の温度変化に供する。すべてのビアの曲率半径は、パラメータスタディ(2事例:CTEFR4Y=41または82ppm/K)において、R=0.3μm~R=30μmで変化する。
【】
構造のz方向に作用する応力に起因するビア破損である第1の問題の例示的な例として、CTEFR4Z=82ppm/Kおよび温度変化
【数】
=100℃を用いた計算を、埋込み部品から遠くに位置するビアの最大フォンミーゼス応力に対するビア曲率半径の効果を示す図9を参照して行う。
【】
図9のPa単位の最大フォンミーゼス応力300対mm単位のビア角半径310に対応する連続線320は、以下の式に適合される。
【数】
【】
式中、
【】
A=4.1・1012;C=4.0・10-4;α=0,4である。
【】
このような図は、ビア構造が変形されるz方向のCTEの差が、ビア半径における応力をもたらすことを示している。A=4.1・1012;C=4.0・10-4;α=0,4である式
【数】
の解析モデルは、応力が、ΔCTEz(z方向におけるFR4と銅との間のCTEの差)に比例し、Rが指数0.4で減少するにつれて増加することを示し、理論指数0.5と同様である。
【】
さらに、以下のことが観察される。
a.ビア半径が小さい場合(R<<5μm)、銅の極限強度を超え、信頼性に関する鋭い角の臨界効果が実証される。
b.ビアの角半径を大きくすることにより、応力集中は大幅に低減されるが、値は銅の降伏強度よりも高いままである。
【】
この計算では、z方向のFR4のCTEは、高い範囲の値として選択される(CTEFR4Z=82ppm/K)。CTEFR4Z=41ppm/Kの低い範囲の値を選択することにより、最大応力を、すべての角半径の極限強度未満、および角半径R>5μmの場合の降伏強度未満に低減することが可能になる。
【】
したがって、R>5μmの角半径を適用することにより、システムの信頼性を大幅に高めることが可能になる。
遠隔応力、式1の積
【数】
は、より一般的には、
【数】
と記述することができるため、最大応力に対するz方向のCTEの高い差の効果は、高い
【数】
の効果と同じである。ここで選択される
【数】
は、約20℃から120℃の範囲を有するマイクロエレクトロニクス用途におけるPCBについて予想される高い範囲の値に略対応する。したがって、これらの計算により、120℃を超える温度でのPCB材料の使用は危機的であることが確認される。しかしながら、このような温度はパワーエレクトロニクス用途に存在し、150℃の最高温度が典型的であり、したがって温度変化
【数】
を意味する。
【】
したがって、100℃を超える温度変化が予想される用途、および/またはCTEFR4Z>41ppm/Kを有するエポキシ複合積層材料が使用される用途では、5μmより大きい角半径Rの適用が必要である。
【】
第2の問題の例示的な例として、CTEFR4Z=41ppm/Kおよび温度変化
【数】
=100℃を用いた計算を図10に示す。この図は、埋込み部品の近くに位置するビアの最大フォンミーゼス応力に対するビアの角における曲率半径の効果を表す。曲線320は、以下の式、
【数】
に従って、41ppmでのFR4のそのような平面歪み弾性率zについて、Pa単位の最大フォンミーゼス応力対mm単位のビア角半径を表す。
式中、
A=6.5・1012;B=6.5・1012;C=4.0・10-4;α=0.4である。
【】
PCB平面に垂直なz方向のCTE差とxおよびy方向のCTE差との組み合わせのために、ビア構造は面内方向に変形し、ビア半径で応力が生じる。式(2)の解析モデルは、ΔCTExとΔCTEzとの相まった効果に起因して、Rが指数0.4で減少するにつれて応力が増加することを示し、理論指数0.5と同様である。
【】
さらに、以下のことが観察される。
a.ビア半径が小さい場合(R<<5μm)、銅の極限強度を超え、信頼性に関する鋭い角の臨界効果が実証される。
b.ビアの角半径を大きくすることにより、応力集中は降伏強度に近い値に大幅に低減される。
【】
したがって、R>5μmの角半径を適用することは、システムの信頼性を大幅に高めることを可能にし、低い範囲のCTEzが使用される場合でも、部品がエポキシ複合積層体に埋め込まれる用途には必要である。
【】
これらの計算は、より高いビア半径が、本発明で対処される2つの問題において最大応力を大幅に低減することを実証している。
【】
ここで、FR4 PCB材料100、第1の導電層またはトラック110、第2の導電層またはトラック120、および前記第1の導電層110と前記第2の導電層120とを接続するいくつかのビア140などのベースエポキシ系複合材料を示す図4Aを参照する。
【】
本開示によれば、ビア140は、図4Bに見られるように、層110、120とのそれらの接合部にバレル141のフランジ付き端部142(図面では高さが誇張されている)を有する、完全に金属化されたビアである。図4Aに戻ると、フランジ付き端部は、ビアと層との接合部における応力を低減するために、R1の絶対値が5μmより大きいような半径R1を有する曲率143を含む。
【】
図4Cでは、ビア140は、エポキシ樹脂/ガラス繊維積層体に埋め込まれた部品170の導電性パッド160を導電層またはトラック120に接続する。そのような設計では、ビアはまた、導電性パッド160との接合部および導電層またはトラック120との接合部にフレア端部を含む。
【】
フレア端部には、ビアバレル141とフレア端部142との間の角度として定義される第1の角度α1と、フレア端部142と導電層110、120との間の角度として定義される第2の角度α2と、フレア端部の平均曲率143半径R1とが設けられている。
【】
0<α1<45°の範囲の第1の角度α1が好ましい。
【】
0<α2<45°の範囲の第2の角度α2が好ましく、5μm以上の絶対値|R1|を有するフレア端部の平均曲率半径も好ましい。
【】
好ましい設計は、
a.α1=α2=45°であり、R1が∞になる傾向がある直線カット、
b.α1=α2=0°であり、|R1|が5μmより大きく、可能であれば30μmより大きい曲率、
c.α1およびα2がそのような角度の間にある設計、特にα2=π-α1である設計
を含む。
【】
用途の一例は、パワーエレクトロニクス環境で典型的に経験されるような、および/または他の材料設計の制約のために面外方向のFR4材料のCTEが40ppm/Kよりも大幅に高い、例えば82ppm/Kである必要がある場合のような、100℃以上の温度変化に供されるビア構造である。例えば、単純化および例示目的のために2D形状を仮定すると、フレア状接合部曲率半径が、最先端の設計であるR=0.3μmから、70μmの高さを有し、上述のようにFR4積層体に埋め込まれた50μmの第1の銅層と50μmの第2の銅層との間に位置するビアの銅層間の距離の約半分であるR=30μmに変更された場合、無応力状況からの100Kの温度変化に対応するPCBの銅層間に接続された前記ビアの角における最大応力は、図9に示すように、銅の極限強度を上回る600MPa超から、約300MPaに低減され、これは、銅の極限強度を下回り、銅の降伏強度に近い。したがって、構造体の信頼性が改善される。
【】
本発明の用途の別の例は、銅層間の距離と同程度のフレア状接合部曲率半径を有する銅ビアからなる相互接続パッケージを有するPCBに埋め込まれたパワー半導体チップである。したがって、応力集中が大幅に低減され、応力の大きさは、銅の極限強度未満、好ましくは銅の降伏強度未満であり、(疲労)亀裂発生が遅延され、信頼性が改善される。
【】
本発明の別の例として、単純化および例示目的のために2D形状を仮定すると、フレア状接合部曲率半径がRc=0.3μm(最先端の設計)からRc=30μmに変更された場合、無応力状況からの100°Kの温度変化に対応する半導体ダイに接続されたビアの(角における)最大応力は、図10のように、約490MPa(銅の極限強度を上回る)から約300MPaに低減され、これは、銅の極限強度を下回り、銅の降伏強度に近い。したがって、構造体の信頼性が改善される。
【】
図4Cを参照すると、回路基板は、前記導電層またはトラックの1つの上方または下方に少なくとも1つのさらなる複合材料層130、135を含んでもよいが、さらなる導電性および複合材料層も含んでもよい。
【】
フレア端部を有するそのようなビアを含む回路基板を製造する方法は、レーザビームを使用して前記導電層に垂直な方向に前記エポキシ系複合材料に孔を形成することを含む。
【】
図5および図7では、レーザビーム200、201は、バレルを有する前記孔を穿孔し、前記バレルの上部および/または底部に少なくとも1つのフレア端部を設けるように構成される。
【】
図5では、前記形成孔は、前記孔の異なる高さ220でレーザビーム200の焦点210を調整して、前記ビアの両端にフレア状接合端部を提供するディアボロ形状を有する前記孔を作成することによって行われる。フレア状接合端部は、ビアの金属化プロセスによって丸みを帯びてもよい。
【】
孔を形成することは、ビア位置の一方の側のみからレーザビームを発射することによって、またはビア位置の一方の側からレーザビームを発射し、次いでビア位置の他方の側から他のレーザビームを発射することによって行われ得る。
【】
さらなる実現様式では、本方法は、前記ビアの少なくともいくつかについて、図6(a)から図6(d)のように下部構造100上の厚い導電層またはトラック110から始まるサブトラクティブ金属化プロセスによって基体250を提供するステップと、図6(e)のように前記導電層またはトラック110上にエポキシ層130を積層するステップと、図6(f)のように孔180を形成し、金属化するステップと、図6(g)のように、前記基体の上の前記金属化孔を充填して、前記基体250の上に配置された前記金属化ビア140を形成するステップであって、前記基体が、前記ビアのフレア状基部142を提供する、ステップとを含むことができる。
【】
図6(a)から図6(d)では、前記基体250を提供するステップは、図6(a)の導電性前駆体層またはトラック前駆体層110aを堆積させることと、図6(b)のように基体250が設けられる位置で前記前駆体層上にエッチングレジスト層230を堆積させることと、前記前駆体層を化学的にエッチングして、図6(c)のように基体250がエッチングレジスト層230と共に残っている前記導電層またはトラック110を作製することと、図6(d)のように前記エッチングレジスト層230を除去して前記基体250を露出させることとを含む。
【】
図7のような別の可能な方法は、前記孔の軸線Aに対して角度βで傾斜したレーザビーム201を回転させることによって孔195を作製することを含む。
【】
PCBにレーザで孔を作製することによってバレル141’の上部および底部にフレア端部142’を有するビアを提供するための別の可能なプロセスは、10°から30°の増加する角度β、β1、β2で前記孔の軸線Aに対して傾斜した、前記孔の前記直径の半分未満の幅のレーザビーム202を回転させることを含むことができる。
【】
これは、図8(a)のように、積層体130および穿孔される銅層110、120に垂直なレーザビーム202で縮径孔191を穿孔することと、図8(b)、図8(c)、図8(d)のように前記レーザビーム202が20°から45°の増加する角度β1、β2、β3で孔の軸線Aに対して傾斜した状態で、前記軸線の周りのいくつかの角度位置で前記レーザビーム202を回転させて前記孔をさらに穿孔し、次いで前記孔を金属化して、前記バレル141’の上部および底部にフレア端部142’を有するビア140’を提供することとを含むことができる。
【】
の説明は、添付の特許請求の範囲の本発明の目的の非限定的な例を示す。特に、記載された方法は、添付の特許請求の範囲の目的のビアを製造する可能性のみである。
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【手続補正書】
【提出日】
【手続補正】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項】
バレルを有する孔を穿孔するように構成されたレーザビームを使用して、導電層に垂直な方向にエポキシ系複合材料に前記孔を形成することによってビアを作製するステップと、前記バレルの上部および/または底部に少なくとも1つのフレア端部を設けるステップと、前記ビアを設けるために前記孔を充填するステップとを含む、前記ビアを有する回路基板を製造する方法であって、
前記ビアの少なくとも一部について、下部構造上の導電層またはトラック上にサブトラクティブ金属化プロセスによって基体を提供するステップと、前記基体を有する前記導電層またはトラック上にエポキシ層を積層するステップと、前記エポキシ層に前記孔を形成し、前記基体の上の前記孔に金属を充填して、前記基体の上に配置された金属化ビアを形成するステップであって、前記基体が、前記ビアの第1のフレア状基部を提供する、ステップとを含む、方法。
【請求項】
導電性前駆体層またはトラック前駆体層を堆積させるステップと、前記基体が設けられる位置で前記前駆体層上にエッチングレジスト層を堆積させるステップと、前記前駆体層を化学的にエッチングして、前記導電層またはトラックを作製するステップと、前記エッチングレジスト層を除去して、前記基体を露出させるステップと、前記導電層またはトラック上にさらなるエポキシ層を積層するステップと、前記孔を形成し、前記孔を金属化し、さらなる導電層またはトラックを金属化し、前記基体の上の前記孔を充填して、前記基体の上に配置された前記金属化ビアを形成するステップとを含む、請求項1に記載の方法。
【請求項】
前記バレルの前記基体の反対側に第2のフレア端部を有するビアを設けるための孔を、前記孔の軸線に対して10°から30°の角度で傾斜したレーザビームを回転させることによって作製するステップを含む、請求項1に記載の方法。
【請求項】
穿孔される積層体に垂直なレーザビームで縮径孔を穿孔するステップと、前記レーザビームが20°から45°の増加する角度で前記孔の軸線に対して傾斜した状態で、前記軸線の周りのいくつかの角度位置で前記レーザビームを回転させて前記孔をさらに穿孔するステップとを含み、前記バレルの上部および底部にフレア端部を有する前記ビアをさらに金属化し、金属を充填するステップを含む、請求項3に記載の方法。
【請求項】
前記レーザビームおよび前記レーザビームの回転は、前記孔の直径が前記レーザビームの直径の2倍より大きくなるように適応される、請求項4に記載の方法。
【請求項】
バレルで前記孔を削孔するように設定されたレーザビームを用い、前記基体の反対側の前記バレルの上部に第2のフレア端部を設け、前記ビアを提供する前記孔を形成し、
前記孔を形成するステップが、前記孔の異なる高さで前記レーザビームの焦点を調整することによって行われる、請求項1に記載の方法。
【請求項】
少なくとも1つのエポキシ系複合材料層と、前記エポキシ系複合材料層の両側にある少なくとも2つの導電層またはトラックと、
前記導電層またはトラックを接続する第1の金属化ビアとを備え、前記ビアの少なくとも一部が請求項1に記載の方法に従って作成され、金属化バレルであって、当該金属化バレルと前記導電層またはトラックとの間の接合部のフレア端部で終端する金属化バレルを備え、前記ビアは金属が充填され、第1のフレア端部は前記導電層またはトラック上の基体をなす
回路基板。
【請求項】
前記フレア端部は、前記ビアのバレルと前記フレア端部との間の角度として定義され、0<α1<45°の範囲内にある第1の角度α1と、前記フレア端部と前記導電層との間の角度として定義され、0<α2<45°の範囲内にある第2の角度α2と、5μm以上の絶対値|R1|を有する当該フレア端部の平均曲率半径R1と設定された、
請求項7に記載の回路基板。
【請求項】
少なくとも1つの埋込み部品を備え、前記導電層の1つが、前記埋込み部品の導電性パッドとの接合層である、
請求項7に記載の回路基板。
【請求項】
前記複合材料が、面内方向の第1の熱膨張係数を有し、面外方向の第2の熱膨張係数を有し、前記導電層またはトラックが、銅の熱膨張係数を有する銅層またはトラックであり、100°Kの温度変化下で前記ビアのフレア端部と前記銅層との接合部における応力を約300MPaに制限するように前記接合部の曲率半径がR=30μmに向けて増加する、請求項7に記載の回路基板。
【請求項】
前記導電層またはトラックの1つの上方または下方に少なくとも1つのさらなる複合材料層を含む、請求項7に記載の回路基板。
【手続補正】
【補正対象書類名】明細書
【補正対象項目名】0094
【補正方法】変更
【補正の内容】
【】
好ましい設計は、
a.α1=α2=45°であり、R1が∞になる傾向がある直線カット、
b.α1=α2=0°であり、|R1|が5μmより大きく、可能であれば30μmより大きい曲率、
c.α1およびα2がそのような角度の間にある設計、特にα2=π/4-α1である設計
を含む。
【手続補正】
【補正対象書類名】明細書
【補正対象項目名】0108
【補正方法】変更
【補正の内容】
【】
の説明は、添付の特許請求の範囲の本発明の目的の非限定的な例を示す。
【国際調査報告】

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります