ＩＧＢＴまたはＭＯＳＦＥＴなどの半導体スイッチ（１０）のための過電流検出回路であって、前記検出回路が、前記パワー半導体スイッチ（１０）の内蔵電流ミラー（１２）出力の温度依存性を少なくとも部分的に補償するように構成された補償回路を備え、前記電流ミラー出力（１２）が、測定抵抗器Ｒｓ（２０，２０’）に接続され、前記電流ミラー出力とドライバ電圧源（４０）の低電圧レベルとの間に接続されて電圧Ｖ_Ｒｓ＝ｉ_ｓ・Ｒｓを提供し、オフセットＶ_ｏｆｓｔ（３２）を受け、パワースイッチのコレクタ－エミッタ間またはドレイン－ソース間のジャンクションを流れる電流Ｉｃをミラーリングするミラー電圧Ｖｓ＝Ｖ_Ｒｓ＋Ｖ_ｏｆｓｔを提供する第２の加算器入力を有する第１の加算器入力に接続され、前記補償回路が、基準電流ｉ_Ｒを提供するように構成され、かつ前記パワー半導体スイッチの感温素子（１３，１４）に接続された電流源（３１）であって、前記基準電流ｉ_Ｒが、少なくとも専用測定期間中に前記感温素子（１３，１４）を流れて基準電圧Ｖｅを提供する、電流源（３１）と、前記基準電圧Ｖｅまたは増幅された基準電圧βＶｄと前記ミラー電圧とを比較する比較器（３４，３４’）とを備え、前記補償回路が、前記ミラー電圧が前記基準電圧Ｖｅまたは前記増幅された基準電圧βＶｄを超えるときにその状態を変化させる検出信号Ｏｃｄを前記比較器の出力において提供するように構成される、過電流検出回路。 前記感温素子が前記半導体スイッチのゲート抵抗器Ｒｇ（１４）であり、前記基準電流ｉ_Ｒが少なくとも前記専用測定期間中に前記ゲート抵抗器Ｒｇ（１４）を流れて前記基準電圧Ｖｅを提供するように前記電流源が前記半導体スイッチのエミッタまたはソースを介して前記パワー半導体スイッチの前記ゲート抵抗器Ｒｇ（１４）に接続され、前記比較器（３４）が前記基準電圧Ｖｅと前記ミラー電圧Ｖｓとを比較する、請求項１に記載の過電流検出回路。 前記電流源が、前記専用測定期間外に前記ゲート抵抗器内で前記基準電流ｉ_Ｒが流れるのを抑制するための指令信号Ｖ_ＳＩを提供する指令信号線（４１）を用いて前記電流源（３１）を分流するためにスイッチと並列に構成され、前記専用期間が、ドライバ電圧Ｖ_{ｄｒｉｖｅｒ}によって駆動される前記半導体スイッチのオン期間内のパルスで構成される、請求項２に記載の過電流検出回路。 前記測定抵抗器Ｒｓ（２０’）が、前記ゲート電圧Ｖｇよりも低い正電圧ランプを有する台形電圧形状を有する前記ミラー電圧Ｖｓを生成するように設けられた充電回路を形成するコンデンサＣｓ（２３）を介して前記ドライバ電圧源（４０）の前記低電圧レベルに接続され、前記充電回路が、前記コンデンサＣｓ（２３）を放電するために前記充電回路に接続され、かつ前記指令信号線（４１）に接続されたリセットスイッチ（３８）を備える、請求項３に記載の過電流検出回路。 前記感温素子が、前記半導体スイッチのダイ上に配置された一連のダイオードＤｉ（１３）であり、前記電流源（３１）が、前記一連のダイオードＤｉ（１３）に電流を供給する前記基準電流ｉ_Ｒを提供し、前記基準電流ｉ_Ｒが、恒久的にまたは少なくとも前記専用測定期間中に前記一連のダイオードＤｉ（１３）を流れて前記基準電圧Ｖｄを提供し、前記増幅器（３９）を介して前記基準電圧Ｖｄを増幅して、前記比較器（３４’）において前記増幅された基準電圧βＶｄと前記ミラー電圧とを比較する前記増幅された基準電圧βＶｄを提供する、請求項１に記載の過電流検出回路。 前記検出信号Ｏｃｄを受信する論理ゲート（３６）と、前記専用測定期間外の誤検出を抑制するための抑制信号を提供する測定抑制信号線とを備え、前記論理ゲートが過電流検出論理信号ＴＩ－ＯＣＤを提供する、請求項１から５のいずれか一項に記載の過電流検出回路。 前記測定抑制信号線が前記指令信号線（４１）である、請求項３、４または５および請求項６に記載の過電流検出回路。 請求項１から７のいずれか一項に記載の過電流検出回路を備える半導体スイッチのための指令回路であって、前記過電流検出回路が、前記指令回路の過電流検出入力に接続され、前記指令回路が、過電流の発生時に前記半導体スイッチをオフにするように構成される、指令回路。 過電流検出回路を備えたＩＧＢＴまたはＭＯＳＦＥＴなどの半導体スイッチ（１０）であって、前記過電流検出回路が、前記半導体スイッチ（１０）の内蔵電流ミラー（１２）出力の温度依存性を少なくとも部分的に補償するように構成された補償回路を備え、前記補償回路が、前記半導体スイッチの電流ミラー出力とドライバ電圧源（４０）の低電圧レベルとの間に接続されて検出電圧Ｖ_Ｒｓ＝ｉ_ｓ・Ｒｓを提供する測定抵抗器Ｒｓ（２０，２０’）を備え、前記ｉ _ｓ は前記電流ミラー出力から出力された電流であり、前記電流ミラー出力は、オフセット電圧Ｖ_ｏｆｓｔ（３２）を受け、ミラー電圧Ｖｓ＝Ｖ_Ｒｓ＋Ｖ_ｏｆｓｔを提供する第２の加算器入力を有する第１の加算器入力に接続され、前記補償回路が、基準電流ｉ_Ｒを提供するように構成され、かつ前記半導体スイッチの感温素子（１３，１４）に接続された電流源（３１）であって、前記基準電流ｉ_Ｒが、少なくとも専用測定期間中に前記感温素子（１３，１４）を流れて第１の基準電圧Ｖｅまたは第２の基準電圧Ｖｄを提供する、電流源（３１）を備え、前記補償回路はさらに、前記第１の基準電圧Ｖｅまたは増幅された第２の基準電圧βＶｄと前記ミラー電圧Ｖｓとを比較する比較器（３４，３４’）とを備え、前記オフセット電圧Ｖ _ｏｆｓｔ が、前記補償回路の前記第１の基準電圧Ｖｅまたは前記第２の基準電圧Ｖｄと適合されて、前記半導体スイッチにおける電流が、前記ミラー電圧Ｖｓを、前記第１の基準電圧Ｖｅまたは前記増幅された基準電圧βＶｄを超えさせる特定のレベルｉ _ＣＭＡＸ 以上であるときにその状態をオフ状態からオン状態に変化させる検出信号Ｏｃｄを前記比較器の出力において提供するように構成され、前記検出信号Ｏｃｄは過電流検出を提供し、前記感温素子が前記半導体スイッチのゲート抵抗器Ｒｇ（１４）であり、前記基準電流ｉ _Ｒ が少なくとも前記専用測定期間中に前記ゲート抵抗器Ｒｇ（１４）を流れて前記第１の基準電圧Ｖｅを提供するように前記電流源が前記半導体スイッチのエミッタまたはソースを介して前記半導体スイッチの前記ゲート抵抗器Ｒｇ（１４）に接続され、前記比較器（３４）が前記第１の基準電圧Ｖｅと前記ミラー電圧Ｖｓとを比較する、半導体スイッチ。 前記電流源が、前記専用測定期間外に前記ゲート抵抗器内で前記基準電流ｉ_Ｒが流れるのを抑制するための指令信号Ｖ_ＳＩを提供する指令信号線（４１）を用いて前記電流源（３１）を分流するためにスイッチと並列に構成され、前記専用測定期間が、ドライバ電圧Ｖ_{ｄｒｉｖｅｒ}によって駆動される前記半導体スイッチのオン期間内のパルスで構成される、請求項１に記載の半導体スイッチ。 前記測定抵抗器Ｒｓ（２０’）が、ゲート電圧Ｖｇよりも低い正電圧ランプを有する台形電圧形状を有する前記ミラー電圧Ｖｓを生成するように設けられた充電回路を形成するコンデンサＣｓ（２３）を介して前記ドライバ電圧源（４０）の前記低電圧レベルに接続され、前記充電回路が、前記コンデンサＣｓ（２３）を放電するために前記充電回路に接続され、かつ前記指令信号線（４１）に接続されたリセットスイッチ（３８）を備える、請求項２に記載の半導体スイッチ。 前記検出信号Ｏｃｄを受信する論理ゲート（３６）と、前記専用測定期間外の誤検出を抑制するための抑制信号を提供する測定抑制信号線とを備え、前記論理ゲートが過電流検出論理信号ＴＩ－ＯＣＤを提供する、請求項１から３のいずれか一項に記載の半導体スイッチ。 前記検出信号Ｏｃｄを受信する論理ゲート（３６）と、前記専用測定期間外の誤検出を抑制するための抑制信号を提供する測定抑制信号線とを備え、前記論理ゲートが過電流検出論理信号ＴＩ－ＯＣＤを提供し、
前記測定抑制信号線が前記指令信号線（４１）である、請求項２または３に記載の半導体スイッチ。 請求項１から３のいずれか一項に記載の半導体スイッチのための指令回路であって、前記過電流検出回路が、前記指令回路の過電流検出入力に接続され、前記指令回路が、過電流の発生時に前記半導体スイッチをオフにするように構成される、指令回路。