特表2026-533724IP Force 特許公報全文掲載

ホーム > 特許ランキング > ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ > 特表2026-533724

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】
(54)【発明の名称】多層ＰＣＢスタックにおけるビア製造方法、および多層ＰＣＢスタック
(51)【国際特許分類】
   
   
   
【ＦＩ】
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】
(86)(22)【出願日】
(85)【翻訳文提出日】
(86)【国際出願番号】
(87)【国際公開番号】
(87)【国際公開日】
(31)【優先権主張番号】23307005.1
(32)【優先日】
(33)【優先権主張国・地域又は機関】
(81)【指定国・地域】
(71)【出願人】
【識別番号】503163527
【氏名又は名称】ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ
【氏名又は名称原語表記】ＭＩＴＳＵＢＩＳＨＩ ＥＬＥＣＴＲＩＣ Ｒ＆Ｄ ＣＥＮＴＲＥ ＥＵＲＯＰＥ Ｂ．Ｖ．
【住所又は居所原語表記】Ｃａｐｒｏｎｉｌａａｎ ３４，１１１９ ＮＳ Ｓｃｈｉｐｈｏｌ Ｒｉｊｋ，Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188673
【弁理士】
【氏名又は名称】成田 友紀
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】ペリン レミー
(72)【発明者】
【氏名】アームド アームド サーブリー エルテーハー
【テーマコード（参考）】
【Ｆターム（参考）】
5E317AA24
5E317AA30
5E317BB01
5E317BB02
5E317BB03
5E317BB12
5E317CC32
5E317CC33
5E317CD11
5E317CD27
5E317CD40
5E317GG20
5E343AA02
5E343AA12
5E343AA17
5E343AA18
5E343BB24
5E343DD33
5E343DD43
5E343ER11
5E343GG20
(57)【要約】
複数の交互に配置された第１の誘電層（５２）および第２の誘電層（５４）を備える多層誘電ＰＣＢスタック（５０）におけるビア製造方法であって、第１の誘電層（５２）は、第１のガラス転移温度（Ｔｇ）を有する第１の誘電材料を含み、第２の誘電層（５４）は、第１のガラス転移温度（Ｔｇ）よりも高い第２のガラス転移温度（Ｔｇ）を有する第２の誘電材料を含み、複数のビア（６４）が、複数の第１の誘電層（５２）および第２の誘電層（５４）に形成（２０２、２０４）され、
方法は、
ビア（６４）間の第１の誘電層（５２）を少なくとも部分的に溶解する（２０６）工程と、
ビア（６４）、および第１の誘電層（５２）の少なくとも部分的な溶解によって空隙を残した第２の誘電層（５４）間の空間を金属（６８、７０）で充填し（２０８、２１０）、それによりビア（６４）を相互接続する金属経路（７２）を得る工程とを含む。
【特許請求の範囲】
【請求項】
複数の交互に配置された第１の誘電層および第２の誘電層を備える多層誘電ＰＣＢスタックにおけるビア製造方法であって、前記第１の誘電層は、第１のガラス転移温度を有する第１の誘電材料を含み、前記第２の誘電層は、前記第１のガラス転移温度よりも高い第２のガラス転移温度を有する第２の誘電材料を含み、複数のビアが、前記複数の第１の誘電層および第２の誘電層に形成され、
前記方法は、
前記ビア間の前記第１の誘電層を少なくとも部分的に溶解する工程と、
前記ビア、および前記第１の誘電層の前記少なくとも部分的な溶解によって空隙を残した前記第２の誘電層間の空間を金属で充填し、それにより前記ビアを相互接続する金属経路を得る工程と
を含む、方法。
【請求項】
前記ビア間で前記第１の誘電層を前記少なくとも部分的に溶解する工程が、前記多層誘電ＰＣＢスタックに対して過マンガン酸塩デスミア処理を実行する工程を含む、請求項１に記載の方法。
【請求項】
前記金属で充填する工程が、
前記多層誘電ＰＣＢスタックへの無電解金属堆積を実行し、それにより前記複数のビアの内壁に第１の金属層を堆積させる工程であって、当該第１の金属層はまた、前記第１の誘電層の前記少なくとも部分的な溶解によって空隙を残した前記第２の誘電層間の前記空間を充填する工程と、
前記多層誘電ＰＣＢスタックへの金属電気めっき充填を実行し、それにより前記複数のビアを第２の金属層で充填する工程と
を含む、請求項１または２に記載の方法。
【請求項】
前記第１の金属層および前記第２の金属層が銅を含む、請求項３に記載の方法。
【請求項】
前記第１の誘電層がアクリルを含み、前記第２の誘電層がＦＲ４を含む、請求項１から４のいずれか一項に記載の方法。
【請求項】
上部金属層を前記複数の第１の誘電層および第２の誘電層の上方に配置する工程と、
所定のパターンに従って前記上部金属層をエッチングし、それにより、下方に配置された前記第１の誘電層および前記第２の誘電層を覆う複数のマスキング領域を残し、前記第１の誘電層および前記第２の誘電層が前記上部金属層によって覆われていない対応する非被覆領域を残す工程と、
前記非被覆領域に対応して前記第１の誘電層および前記第２の誘電層を穿孔し、それにより前記複数のビアを形成する工程と
をさらに含む、請求項１から５のいずれか一項に記載の方法。
【請求項】
前記複数の第１の誘電層および第２の誘電層の下方に下部金属層を配置する工程をさらに含む、請求項６に記載の方法。
【請求項】
前記上部金属層が銅を含む、請求項６に記載の方法。
【請求項】
前記下部金属層が銅を含む、請求項７に記載の方法。
【請求項】
前記第１の誘電層および前記第２の誘電層を穿孔する工程は、機械的穿孔またはレーザ穿孔を含む、請求項６に記載の方法。
【請求項】
前記過マンガン酸塩デスミア処理が、第１のスウェラーステップ、第２の過マンガン酸塩エッチング、および第３の酸化マンガンの還元を含む、請求項２から１０のいずれか一項に記載の方法。
【請求項】
複数の交互に配置された第１の誘電層および第２の誘電層であって、前記第１の誘電層が、第１のガラス転移温度を有する第１の誘電材料を含み、前記第２の誘電層が、前記第１のガラス転移温度よりも高い第２のガラス転移温度を有する第２の誘電材料を含む、第１の誘電層および第２の誘電層と、
前記複数の第１の誘電層および第２の誘電層に形成された複数のビアであって、前記第１の誘電層が、前記ビア間において少なくとも部分的に溶解されている、複数のビアと
を備え、
前記ビア、および前記第１の誘電層の前記少なくとも部分的な溶解によって空隙が残された前記第２の誘電層間の空間が金属で充填され、それにより、前記ビアを相互接続する金属経路が得られている、
多層ＰＣＢスタック。
【請求項】
前記複数の第１の誘電層および第２の誘電層の上方に配置された上部金属層と、前記複数の第１の誘電層および第２の誘電層の下方に配置された下部金属層とをさらに備える、請求項１２に記載の多層ＰＣＢスタック。
【請求項】
前記上部金属層および前記下部金属層が銅を含む、請求項１３に記載の多層ＰＣＢスタック。
【発明の詳細な説明】
【技術分野】
【】
多層ＰＣＢスタックにおけるビア製造方法、および多層ＰＣＢスタック
【背景技術】
【】
従来の多層ＰＣＢ（プリント回路基板）は、ビア（穴）を使用して２つ以上の導電層を相互接続する。ビアは、誘電層に機械的またはレーザ穿孔され、次いで、誘電層の上方および下方にそれぞれ配置された少なくとも上部導電層および下部導電層を電気的および熱的に接続するために導電性メタライゼーション（例えば銅）でコーティングされた穴である。
【】
ＰＣＢ埋め込みパワーダイの場合、最大の熱伝達および最小の電気抵抗を有するように、高密度のビアパターンで接続が行われる。
【】
実際、ＰＣＢでは、誘電層よりも良好な熱伝導率のために、熱が導電性経路をたどる。
【】
ＰＣＢの熱的性能を改善する１つの方法は、ビアのサイズおよび／またはビアの密度を増加させることである。そうするために、レーザ穿孔が使用されて、最小のビアの直径を有し、最大の数のビアで接続パッドを覆うようにする。この既知の技術は、穿孔、化学的銅堆積、および表面仕上げという連続的なステップを含む。
【】
ビアの形成において、より高いまたはより低い速度および／または精度によって、ビアの異なるサイズ、形状および深さを得ることを可能にする様々な穿孔技術が知られている。特許文献１は、同じ精度で異なるサイズの穴を得ることを可能にするレーザヘッドの詳細な穿孔経路を開示している。特許文献２は、ポリマー材料にキャビティを穿孔する技術を開示している。レーザヘッドは、接続する要素に応じて特定の形状を有するキャビティを形成するために特定の経路をたどる。特許文献３は、ＰＣＢの金属の密度を増加させ、それにより熱抵抗を改善することを可能にする連続的な穿孔および充填ステップを開示している。この技術は、より良好な熱的性能を提供するものの、複数の連続的なステップに起因して製造時間を増加させ、製造コストも増加させる。特許文献４は、ＰＣＢ基板の金属の密度を増加させることによってより高い電流通過能力を得ることを可能にする、特定のハニカムまたは斜めに配置されたビアパッドを開示している。
【】
上述の解決策はすべて、ビアの相互接続の熱的制限を被っている。実際には、ビアの相互接続は、熱の拡散のための良好な直接的熱経路を局所的に提供しているが、ＰＣＢスタックに作成できるビアの数が穿孔技術によって制限されるために、上部および下部導電層の全表面を接触させることはできない（これは「離散的相互接続」と呼ばれる）。これは、ＰＣＢスタックを介した全体的な熱伝導を制限し、直接的なはんだの相互接続（「銀焼結」または「金属系はんだ」）と比較してより高い熱抵抗をもたらす。
【先行技術文献】
【特許文献】
【】
【特許文献】米国特許第５，６１４，１１４号
【特許文献】米国特許第４，８９４，１１５号
【特許文献】欧州特許出願公開第４０９５８９８号
【特許文献】米国特許第５，７６４，４８５号
【発明の概要】
【発明が解決しようとする課題】
【】
このような状況を改善することを目的とする。特に、上部および下部導電層の間の金属の密度を増加させ、ＰＣＢスタックからのより良好な熱抽出を得ることを可能にし、ビアの相互接続の固有の熱抵抗を低減できる解決策を提案することによって、上述した従来技術の制限の少なくとも一部または全部に対処することを目的とする。
【課題を解決するための手段】
【】
この目的のために、複数の交互に配置された第１の誘電層および第２の誘電層を備える多層誘電ＰＣＢスタックにおけるビア製造方法に関し、第１の誘電層は、第１のガラス転移温度（Ｔｇ）を有する第１の誘電材料を含み、第２の誘電層は、第１のガラス転移温度よりも高い第２のガラス転移温度（Ｔｇ）を有する第２の誘電材料を含み、複数のビアが、複数の第１の誘電層および第２の誘電層に形成され、
方法は、
ビア間の第１の誘電層を少なくとも部分的に溶解する工程と、
ビア、および第１の誘電層の少なくとも部分的な溶解によって空隙を残した第２の誘電層間の空間を金属で充填し、それによりビアを相互接続する金属経路を得る工程と
を含む。
【】
実施形態において、ビア間の第１の誘電層を少なくとも部分的に溶解するために、多層誘電ＰＣＢスタックに対して過マンガン酸塩デスミア処理が実行される。
【】
実施形態において、ビアを金属で充填するために、多層誘電ＰＣＢスタックへの無電解金属堆積が実行され、それにより複数のビアの内壁に第１の金属層を堆積し、第１の金属層はまた、第１の誘電層の少なくとも部分的な溶解によって空隙を残した第２の誘電層間の空間を充填し、次いで、多層誘電ＰＣＢスタックへの金属電気めっき充填が実行され、それにより複数のビアを第２の金属層で充填する。
【】
実施形態において、第１の金属層（６８）および第２の金属層（７０）は銅を含む。
【】
実施形態において、第１の誘電層はアクリルを含み、第２の誘電層はＦＲ４を含む。
【】
実施形態において、複数のビアを得る工程は、
上部金属層を複数の第１の誘電層および第２の誘電層の上方に配置する工程と、
所定のパターンに従って上部金属層をエッチングし、それにより、下方に配置された第１の誘電層および第２の誘電層を覆う複数のマスキング領域を残し、第１の誘電層および第２の誘電層が上部金属層によって覆われていない対応する非被覆領域を残す工程と、
非被覆領域に対応して第１の誘電層および第２の誘電層を穿孔し、それにより複数のビアを得る工程と
を含む。
【】
実施形態において、複数の第１の誘電層および第２の誘電層の下方に、下部金属層が配置される。
【】
実施形態において、上部金属層は銅を含む。
【】
実施形態において、下部金属層は銅を含む。
【】
実施形態において、第１の誘電層および第２の誘電層を穿孔する工程は、機械的穿孔またはレーザ穿孔を含む。
【】
実施形態において、過マンガン酸塩デスミア処理は、第１のスウェラーステップ、第２の過マンガン酸塩エッチング、および第３の酸化マンガンの還元を含む。
【】
また、本明細書では多層ＰＣＢスタックが提供され、この多層ＰＣＢスタックは、
複数の交互に配置された第１の誘電層および第２の誘電層であって、第１の誘電層が、第１のガラス転移温度（Ｔｇ）を有する第１の誘電材料を含み、第２の誘電層が、第１のガラス転移温度よりも高い第２のガラス転移温度（Ｔｇ）を有する第２の誘電材料を含む、第１の誘電層および第２の誘電層と、
複数の第１の誘電層および第２の誘電層に穿孔された複数のビアであって、第１の誘電層が、ビア間において少なくとも部分的に溶解されている、複数のビアと
を備え、
ビア、および第１の誘電層の少なくとも部分的な溶解によって空隙が残された第２の誘電層間の空間は金属で充填され、それにより、ビアを相互接続する金属経路が得られている。
【】
実施形態において、多層ＰＣＢスタックは、複数の第１の誘電層および第２の誘電層の上方に配置された上部金属層と、複数の第１の誘電層および第２の誘電層の下方に配置された下部金属層とをさらに備える。
【】
実施形態において、多層ＰＣＢスタックの上部金属層および下部金属層は銅を含む。
【】
本発明のさらなる特徴および利点は、添付の図面を参照して、単に非限定的な例として提供される以下の説明から明らかにされる。
【図面の簡単な説明】
【】
【図】ＰＣＢスタックを穿孔する３つの異なる方法を示す。
【図】過マンガン酸塩デスミア工程の３つのステップの間に起こる化学反応を示す。
【図】過マンガン酸塩デスミア工程の３つのステップの間に起こる化学反応を示す。
【図】過マンガン酸塩デスミア工程の３つのステップの間に起こる化学反応を示す。
【図】本発明による多層ＰＣＢスタックにおけるビア製造方法のステップを示す。
【図】金属経路を含む多層ＰＣＢスタックの三次元的な図を示す。
【図】金属経路を含まないＰＣＢスタックの三次元的な図を示す。
【図】デスミア処理が適用される前の第１の構成における第１の多層ＰＣＢスタックサンプルの断面図を示す。
【図】金属電気めっき充填ステップの終了時の、図６Ａの第１のサンプルを示す。
【図】デスミア処理が適用される前の第２の構成における第２の多層ＰＣＢスタックサンプルの断面図を示す。
【図】金属電気めっき充填ステップ２１０の終了時の、図７Ａの第２のサンプルを示す。
【図】金属電気めっき充填ステップの終了時の基準スタックの断面図を示す。
【発明を実施するための形態】
【】
ビア相互接続の熱の挙動を改善する、多層ＰＣＢスタックにおけるビア製造方法
【】
ビアは、ＰＣＢスタックを形成する誘電材料の層の穴であり、この誘電材料は上部導体層と下部導体層という２つの導体層を絶縁する。これら上部導体層および下部導体層はそれぞれ、このような誘電材料の上方および下方に配置されている。誘電（エポキシ樹脂系）材料は、例えばアクリル系、ポリイミド系、ポリプロピレン系とすることができる。
【】
機械的にまたはレーザによって行われるビアの穿孔は、常に洗浄化学浴（デスミアと呼ばれる）が続く。化学浴は、穿孔ステップの間にビアの中に生じた燃焼された誘電材料の一部、および／または穿孔ステップの終了時にビアの中に残されているあらゆる残留物を除去する。さらに、化学浴は、ビアの内壁を洗浄するので、以下に詳述するように、導電層の粗さを向上させることによって、ビアにおいて続いて堆積される金属の接着性を促進する。洗浄化学浴は、通常、酸化化学反応を用いてビアの縁部を粗面化する過マンガン酸塩系浴である。
【】
図１は、ＰＣＢスタックを穿孔する３つの異なる方法を示す。特に、図１の部分（ａ）には、ＵＶレーザのプロセスが示されており、図１の部分（ｂ）には、ＣＯ２レーザのプロセスが示されており、図１の部分（ｃ）には、エキシマレーザのプロセスが示されている。
【】
図１の部分（ａ）は、ＰＣＢスタック１が作成される初期段階１００ａを示し、断面図で示されたＰＣＢスタック１は、下部導電層６が間に配置された基板４に配置された誘電層２と、誘電層２の上方に配置されたＲＣＣ（樹脂被覆銅）層８とを含む。次の段階１０２ａでは、ＲＣＣ層８がＵＶレーザでエッチングされ、開口部１０が形成される。段階１０４ａでは、ＵＶレーザアブレーションが実行され、それにより誘電層２をエッチングして穴（ビア）１２を形成する。次に、段階１０６ａにおいて、デスミアおよびメタライゼーションプロセスが実行され、さらにＰＣＢスタック１の上部にマスク１４が配置される。次に、段階１０８ａでは、ＰＣＢスタック１および穴１２を金属層１６で覆うために金属堆積が実行され、最後に、段階１１０ａでは、マスク１４、およびマスク１４の下にあったＲＣＣ層８の一部を除去するために、最終エッチングが実行される。
【】
図１の部分（ｂ）は、先に開示した段階１００ａに対応する初期段階１００ｂを示す。次の段階１０２ｂでは、化学的銅還元が行われ、開口部１０が形成される。段階１０４ｂでは、ＣＯ２レーザアブレーションが実行され、それにより穴１２が得られる。段階１０６ｂ、１０８ｂおよび１１０ｂは、上に開示された段階１０６ａ、１０８ａおよび１１０ａに対応する。
【】
図１の部分（ｃ）は、誘電基板（層）２０が設けられた初期段階１００ｃを示す。段階１０２ｃでは、ＵＶレーザアブレーションが実行され、それにより穴（ビア）２２をエッチングする。段階１０４ｃでは、デスミアおよびメタライゼーションプロセスが実行され、穴２２の中および基板２０の上部に金属層２４が堆積される。次の段階１０６ｃでは、エキシマレーザ処理が実行され、次いで、マスク２６が基板２０の上下に配置される。段階１０８ｃでは、基板２０および穴２２を金属層２８で覆うために金属堆積が実行される。最後に、段階１１０ｃにおいて、マスク２６を除去するために最終エッチングが実行される。
【】
上に開示されたデスミア処理で用いられる過マンガン酸塩は、低いＴｇ（ガラス転移温度）、すなわち、例えばアクリルなどの１００°Ｃ未満という温度の値の材料に対するより速い侵食を呈し、材料の深いエッチングをもたらす。溶解速度は、誘電材料の関数である。
【】
したがって、さらに詳細に開示される、本発明の多層ＰＣＢスタックにおけるビア製造方法によれば、異なるＴｇ値を有する材料を使用してＰＣＢスタックを作成して、デスミア処理において制御されたビア（キャビティ）を得られるようにし、次いで、金属堆積プロセスを通じてそのようなキャビティを金属（例えば、銅）で充填できるようにする。
【】
したがって、結果として得られる多層ＰＣＢスタックはより高い密度の金属を含み、したがってより良好な熱的性能を導く。
【】
デスミアは、ビアの内壁への金属の適切な接着を確実にするために金属堆積（金属めっき）の前に実行する重要なプロセスである。デスミア処理の最中に、湿式処理が施される。
【】
湿式処理の中でも、アルカリ性過マンガン酸塩エッチングは、１９８０年代に開発され、効率的で安価であり、最も広く使用されているデスミア処理プロセスであり続けている。過マンガン酸塩エッチングは、クロム酸エッチングよりも環境に優しく、幅広い種類のポリマーおよび複合材料に容易に適用可能であるという利点を呈する。
【】
過マンガン酸塩デスミア処理（工程）は、３つのステップ、すなわち第１のスウェラーステップ、第２の過マンガン酸塩エッチング、および第３の酸化マンガンの還元からなる。
【】
図２Ａ～図２Ｃは、過マンガン酸塩デスミア工程の３つのステップの間に起こる化学反応を示す。
【】
特に、図２Ａで、スウェラー分子３０がエポキシポリマーネットワークを介して拡散し、図２Ｂで、過マンガン酸イオンＭｎＯ４２－が表面からポリマーを侵食し、ポリマー表面にキャビティをもたらし（点線３２を参照）、図２Ｃの式で、ＭｎＯ２がヒドロキシルアンモニウム（または過酸化物）による還元によって反応的に溶解し、マンガンイオン水溶液および気体窒素（または水）を生じる。
【】
酸化エッチング浴の間、過マンガン酸イオンは、静電相互作用に起因して以前に形成されたクラスタのポリマー鎖を優先的に侵食する。
【】
実際、過マンガン酸イオンは、アルコール基およびエーテル基の両方のα位の炭素を侵食し、酸素からの誘導効果は、隣接する炭素－炭素結合の弱化をもたらすと判断されてきた。酸化の条件が強いと、エポキシの場合、隣接する炭素－炭素結合を弱め、表面から数マイクロメートルの厚さを除去することにより、焼損したエポキシの変化に至る。
【】
図３は、本発明による多層ＰＣＢスタックにおけるビア製造方法のステップを示す。
【】
多層誘電ＰＣＢスタック５０、すなわち複数の交互に配置された第１の誘電層５２および第２の誘電層５４を備えるＰＣＢスタックが第１のステップ２００で得られ、断面図で図３の上部に示されている。
【】
有利なことに、第１の誘電層５２は、アクリルなどの低Ｔｇの第１の誘電材料を含み、第２の誘電層５４は、難燃性タイプ４（ＦＲ４）などの高Ｔｇの第２の誘電材料を含む。本明細書において、「低Ｔｇ」という表現は、１００°Ｃの閾値以下のガラス転移温度を指す。同様に、「高Ｔｇ」という表現は、そのような１００°Ｃという閾値よりも高いガラス転移温度を指す。すなわち、「高Ｔｇ」（第１のＴｇ）で表されるガラス転移温度は、「低Ｔｇ」（第２のＴｇ）よりも高い。多層ＰＣＢスタック５０は、第１の誘電層５２および第２の誘電層５４のスタック（以下、誘電スタックと呼ぶ）の上方および下方にそれぞれ配置された、好ましくは銅で作られた上部金属層５６および下部金属層５８をさらに含む。
【】
第２のステップ２０２において、上部金属層５６は、所定のパターンに従ってエッチングされ、これにより、下方に配置された誘電スタックを覆う複数のマスキング領域６０が残り、誘電スタックが上部金属層５６によって覆われていない対応する非被覆領域６２が残る。
【】
次に、ステップ２０４において、非被覆領域６２に対応して誘電スタックが機械的またはレーザ穿孔され、これにより複数のビア（穴）６４を得る。
【】
さらなるステップ２０６において、多層ＰＣＢスタック５０において過マンガン酸塩デスミア処理（すなわち、上に開示された３つの浴を含む工程）が実行され、次いでステップ２０８において、多層ＰＣＢスタック５０に対して無電解金属堆積が実行され、これにより複数のビア６４の内壁において第１の金属層６８、好ましくは銅を堆積する。
【】
過マンガン酸塩デスミア処理の間、第１の誘電層５２は少なくとも部分的（第１の誘電層５２の一部）に溶解し、無電解金属堆積２０８が実行されると、第１の金属層６８はまた、第１の誘電層５２の少なくとも部分的な溶解によって空隙が残された第２の誘電層５４間の空間を充填する。
【】
あるいは、第１の誘電層５２は完全に溶解する。
【】
その結果、フィスト誘電層５２に対応して、誘電スタック内へと少なくとも部分的に進入する、ビア６４の周りの金属リングが形成される。
【】
最後に、ステップ２１０において、多層ＰＣＢスタック５０に対して金属電気めっき充填が実行され、このようにして複数のビア６４を第２の金属層７０、好ましくは銅で充填する。
【】
多層ＰＣＢスタック５０において、異なるＴｇを有する第１の誘電層５２および第２の誘電層５４が交互に配置されることにより、ビア６４は、溶解した第１の誘電層５２に代わり第１の金属層６８によって構成される金属経路７２（図４参照）を介して、相互接続される。
【】
したがって、多層ＰＣＢスタック５０は、デスミア処理の間における異なるエッチング速度を得るために、異なるＴｇを有する材料（第１の誘電層５２および第２の誘電層５４）の挟み合わせを含む。これにより、デスミア処理の間に第１の誘電層５２が浸食され、次いで、無電解堆積ステップ２０８および電気めっき充填ステップ２１０において、ビア６４、および第２の誘電層５４間の空間が、金属で充填される。
【】
図４は、上に開示された金属経路７２を含む多層ＰＣＢスタック５０の三次元的な図を示し、対して図５は、そのような金属経路７２を含まない従来技術のＰＣＢスタック５０’の三次元的な図を示す。図５では、図４の構成要素に対応するいくつかの参照符号が記載されている。
【】
図４に示すように、図５のＰＣＢスタック５０’と比較して、第２の誘電層５４間の空間を充填し、第１の誘電層５２によって以前に占有されていた第１の金属層６８は、複数のビア６４を相互接続し且つ上部金属層５６と下部金属層５８との間に配置される金属経路５２をもたらす。
【】
表１は、第１の誘電層５２および第２の誘電層５４に使用することができる異なる誘電材料を、それらのそれぞれのＴｇ値と共に挙げている。
【】
デスミア処理において最良のパフォーマンスを得るために、フィスト誘電層５２（より低いＴｇ値を有するもの）の材料が、第２の誘電層５４（より高いＴｇ値を有するもの）の材料よりもはるかに多く溶解するように、それぞれのＴｇ値の差が大きい材料を、それぞれ第１および第２の誘電層５２、５４の材料として選択すべきである。
【】
【表】
【】
ＰＣＢ埋め込みパワーダイに関連して、ダイの上面および／または底面の金属の密度を増加させることは、パッケージの全体的な熱伝達係数を高め、接合部を周囲の熱抵抗（ＲｔｈＪＡ）の値に向けて低減させるのに役立つ。
【】
ＦＥＭ解析が、多層ＰＣＢスタックサンプル（上に開示された多層ＰＣＢスタック５０に対応する）について実行され、誘電層としてただ１つの材料が使用される基準ＰＣＢスタックサンプル（上で示したＰＣＢスタック５０’に対応する）と比較されている。
【】
図６Ａは、ステップ２０６においてデスミア処理が適用される前の第１の構成における第１の多層ＰＣＢスタックサンプル５０ａの断面図を示し、このような第１の構成において、第１の誘電層５２のみが存在する。
【】
上に開示された多層ＰＣＢスタック５０の構成要素に対応する要素は、同じ参照符号で示されている。
【】
図６Ｂは、金属電気めっき充填ステップ２１０の終了時の図６Ａの第１の多層ＰＣＢスタックサンプル５０ａを示しており、第１の金属層６８および第２の金属層７０は、デスミア処理の間に第１の誘電層５２から洗浄された空間を満たしている。
【】
図７Ａは、ステップ２０６においてデスミア処理が適用される前の第２の構成における第２の多層ＰＣＢスタックサンプル５０ｂの断面図を示し、そのような第２の構成では、３つの第１の誘電層５２が存在する。
【】
図７Ｂは、金属電気めっき充填ステップ２１０の終了時の図７Ａの第２の多層ＰＣＢスタックサンプル５０ｂを示しており、第１の金属層６８および第２の金属層７０は、デスミア処理の間に第１の誘電層５２から洗浄された空間を満たしている。
【】
図８は、金属電気めっき充填ステップ２１０の終了時の基準ＰＣＢスタックサンプル５０ｃの断面図を示す。基準スタック５０ｃは、上部導電層５６’と、単一の誘電材料で構成されたビア６４’とを含む。
【】
第１および第２の多層ＰＣＢスタックサンプル５０ａ、５０ｂでは、底面において、多層ＰＣＢスタックサンプル５０ａ、５０ｂを外部層に相互接続するビア６４がまた、単一のフィン７４ａまたは３つのフィン７４ｂによって、相互接続されている。
【】
第１および第２の多層ＰＣＢスタックサンプル５０ａ、５０ｂにおける材料の厚さは、入手可能な材料の仕様に従って選択されており、特に、パナソニックＲ１７６６からのＦＲ４が（１５０°ＣのＴｇを有する）第２の誘電層５４として採用され、デュポンＬＦ１００からのアクリル層が（４５°ＣのＴｇを有する）第１の誘電層５２として採用されている。
【】
表２～４は、基準ＰＣＢスタックサンプル５０ｃおよび２つの構成における多層ＰＣＢスタックサンプル５０ａ、５０ｂの接合部の、周囲に対する熱抵抗（ＲｔｈＪＡ）の値を示し、埋め込みダイの内部およびパッケージの底面に位置する最高接合部温度および最低接合部温度が示されている。「Ｒｔｈ利点」の欄には、基準ＰＣＢスタックサンプル５０ｃに対する多層ＰＣＢスタックサンプル５０ａ、５０ｂの接合部の、周囲に対する熱抵抗の値の改善の割合が示されている。
【】
【表】
【】
【表】
【】
【表】
【】
表２～４に示すように、ＦＥＭシミュレーションの結果は、埋め込みダイの片面に適用された場合のＲｔｈＪＡの値の明確な改善を示している（３つのフィンについて２５％）。このような改善は、この技術をダイの両面に適用することによって高めることができる。さらに、より多数のフィンを介して金属の密度を増加させることにより、熱抽出、したがってＲｔｈＪＡがさらに改善される。
【】
本発明による方法はまた、ＰＣＢスタック自体の製造技術を変更しないので、標準的なプロセスステップを実行して多層ＰＣＢスタックを製造できるという利点を有する。ビア相互接続の熱的挙動の改善は、多層誘電スタックを製造するために使用される材料の選択に起因し、デスミア処理の間に第１の誘電層５２の浸食を発生させ、さらに金属で充填する。
【】
明らかに、本発明の原理は維持した上で、実施形態および製造の詳細は、添付の特許請求の範囲に定義される本発明の保護の範囲から逸脱することなく、純粋に非限定的な例として説明および例示されたものから大きく変更させることができる。
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【手続補正書】
【提出日】
【手続補正】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項】
複数の交互に配置された第１の誘電層および第２の誘電層を備える多層誘電ＰＣＢスタックにおけるビア製造方法であって、前記第１の誘電層は、１００°Ｃの閾値以下の第１のガラス転移温度を有する第１の誘電材料を含み、前記第２の誘電層は、前記１００°Ｃの閾値よりも高い第２のガラス転移温度を有する第２の誘電材料を含み、複数のビアが、前記複数の第１の誘電層および第２の誘電層に形成され、
前記方法は、
前記多層誘電ＰＣＢスタックに対して過マンガン酸塩デスミア処理を実行することで前記ビア間の前記第１の誘電層を少なくとも部分的に溶解する工程と、
前記ビア、および前記第１の誘電層の前記少なくとも部分的な溶解によって空隙を残した前記第２の誘電層間の空間を電気めっきによって金属で充填し、それにより前記ビアを相互接続する金属経路を得る工程と
を含む、方法。
【請求項】
前記金属で充填する工程が、
前記多層誘電ＰＣＢスタックへの無電解金属堆積を実行し、それにより前記複数のビアの内壁に第１の金属層を堆積させる工程であって、当該第１の金属層はまた、前記第１の誘電層の前記少なくとも部分的な溶解によって空隙を残した前記第２の誘電層間の前記空間を充填する工程と、
前記多層誘電ＰＣＢスタックへの金属電気めっき充填を実行し、それにより前記複数のビアを第２の金属層で充填する工程と
を含む、請求項１に記載の方法。
【請求項】
前記第１の金属層および前記第２の金属層が銅を含む、請求項２に記載の方法。
【請求項】
前記第１の誘電層がアクリルを含み、前記第２の誘電層がＦＲ４を含む、請求項１に記載の方法。
【請求項】
上部金属層を前記複数の第１の誘電層および第２の誘電層の上方に配置する工程と、
所定のパターンに従って前記上部金属層をエッチングし、それにより、下方に配置された前記第１の誘電層および前記第２の誘電層を覆う複数のマスキング領域を残し、前記第１の誘電層および前記第２の誘電層が前記上部金属層によって覆われていない対応する非被覆領域を残す工程と、
前記非被覆領域に対応して前記第１の誘電層および前記第２の誘電層を穿孔し、それにより前記複数のビアを形成する工程と
をさらに含む、請求項１に記載の方法。
【請求項】
前記複数の第１の誘電層および第２の誘電層の下方に下部金属層を配置する工程をさらに含む、請求項５に記載の方法。
【請求項】
前記上部金属層が銅を含む、請求項５に記載の方法。
【請求項】
前記下部金属層が銅を含む、請求項６に記載の方法。
【請求項】
前記第１の誘電層および前記第２の誘電層を穿孔する工程は、機械的穿孔またはレーザ穿孔を含む、請求項５に記載の方法。
【請求項】
前記過マンガン酸塩デスミア処理が、第１のスウェラーステップ、第２の過マンガン酸塩エッチング、および第３の酸化マンガンの還元を含む、請求項１から９のいずれか一項に記載の方法。
【請求項】
複数の交互に配置された第１の誘電層および第２の誘電層であって、前記第１の誘電層が、第１のガラス転移温度を有する第１の誘電材料を含み、前記第２の誘電層が、前記第１のガラス転移温度よりも高い第２のガラス転移温度を有する第２の誘電材料を含む、第１の誘電層および第２の誘電層と、
前記複数の第１の誘電層および第２の誘電層に形成された複数のビアであって、前記第１の誘電層が、前記ビア間において少なくとも部分的に溶解されている、複数のビアと
を備え、
前記ビア、および前記第１の誘電層の前記少なくとも部分的な溶解によって空隙が残された前記第２の誘電層間の空間が金属で充填され、それにより、前記ビアを相互接続する金属経路が得られている、
多層ＰＣＢスタック。
【請求項】
前記複数の第１の誘電層および第２の誘電層の上方に配置された上部金属層と、前記複数の第１の誘電層および第２の誘電層の下方に配置された下部金属層とをさらに備える、請求項１１に記載の多層ＰＣＢスタック。
【請求項】
前記上部金属層および前記下部金属層が銅を含む、請求項１２に記載の多層ＰＣＢスタック。
【手続補正】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【】
その結果、第１の誘電層５２に対応して、誘電スタック内へと少なくとも部分的に進入する、ビア６４の周りの金属リングが形成される。
【手続補正】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【】
図４に示すように、図５のＰＣＢスタック５０’と比較して、第２の誘電層５４間の空間を充填し、第１の誘電層５２によって以前に占有されていた第１の金属層６８は、複数のビア６４を相互接続し且つ上部金属層５６と下部金属層５８との間に配置される金属経路７２をもたらす。
【手続補正】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【】
デスミア処理において最良のパフォーマンスを得るために、第１の誘電層５２（より低いＴｇ値を有するもの）の材料が、第２の誘電層５４（より高いＴｇ値を有するもの）の材料よりもはるかに多く溶解するように、それぞれのＴｇ値の差が大きい材料を、それぞれ第１および第２の誘電層５２、５４の材料として選択すべきである。
【国際調査報告】

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.