(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】特表2015-501589(P2015-501589A)

(43)【公表日】2015年1月15日

(54)【発明の名称】推論的判定フィードバック等化を実行するための方法及び装置

(51)【国際特許分類】

   H04B 3/06 20060101AFI20141212BHJP

   H04L 25/03 20060101ALI20141212BHJP

【ＦＩ】

   H04B3/06 A

   H04L25/03 C

【審査請求】未請求

【予備審査請求】未請求

【全頁数】17

(21)【出願番号】特願2014-537350(P2014-537350)

(86)(22)【出願日】2012年10月22日

(85)【翻訳文提出日】2014年5月12日

(86)【国際出願番号】US2012061272

(87)【国際公開番号】WO2013059771

(87)【国際公開日】20130425

(31)【優先権主張番号】13/278,851

(32)【優先日】2011年10月21日

(33)【優先権主張国】US

(71)【出願人】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ株式会社

(71)【出願人】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【1名の代理人】

【識別番号】100098497

【弁理士】

【氏名又は名称】片寄 恭三

(72)【発明者】

【氏名】ニルマル シー ワルケ

(72)【発明者】

【氏名】ロバート エフ ペイン

【テーマコード（参考）】

5K029

5K046

【Ｆターム（参考）】

5K029AA03

5K029DD22

5K029HH05

5K029LL01

5K046BB05

5K046EE10

5K046EE32

5K046EE47

(57)【要約】

【特許請求の範囲】

【請求項1】

装置であって、
伝送フィルタを有するトランスミッタ、
レシーバ、及び
前記トランスミッタとレシーバとの間に結合されるチャネル、
を含み、
前記レシーバが、
符号化方式の複数の伝送シンボルの少なくとも１つを有する通信チャネルから信号を受信するように構成されるイコライザであって、前記イコライザ及び伝送フィルタが、等化ウィンドウにおいてタップのセットを調節して、前記セットからの前記タップが互いに実質的に等しくなるように構成される、前記イコライザと、
前記イコライザに結合され、且つ、シンボル間干渉（ＩＳＩ）を補償するように構成される判定フィードバックイコライザ（ＤＦＥ）ループと、
を有する、
装置。

【請求項2】

請求項１に記載の装置であって、
前記ＤＦＥループが、
前記イコライザに結合されるアナログデジタルコンバータ（ＡＤＣ）と、
差分信号のセットを生成する差分回路のセットであって、各差分回路が前記ＡＤＣに結合され、各差分回路が、前記タップの少なくとも１つを用いることにより差分信号の少なくとも１つを計算する、差分回路の前記セットと、
各コンパレータが前記差分回路の少なくとも１つに結合される、コンパレータのセットと、
を更に含む、装置。

【請求項3】

請求項２に記載の装置であって、前記伝送フィルタが有限インパルス応答（ＦＩＲ）フィルタである、装置。

【請求項4】

請求項３に記載の装置であって、前記ＤＦＥループが、コンパレータの前記セットからの各コンパレータに結合されるマルチプレクサを更に含む、装置。

【請求項5】

請求項４に記載の装置であって、前記符号化方式が非ゼロ復帰（ＮＲＺ）であり、タップの数が２であり、コンパレータの数が３である、装置。

【請求項6】

請求項４に記載の装置であって、前記符号化方式がＭレベルパルス振幅変調（Ｍ−ＰＡＭ）であり、タップの数がＮであり、コンパレータの数が［Ｎ×（Ｍ−１）＋１］×（Ｍ−１）である、装置。

【請求項7】

請求項６に記載の装置であって、コンパレータの最小数が［Ｎ×（Ｍ−１）＋１）］×（Ｍ−ｌ）−Ｎ×（Ｍ−ｌ）×（Ｍ−２）／２となるように、隣接するＭ−ＰＡＭ判定レベルからコンパレータレベルをマージするため、前記ＦＩＲフィルタが、前記パルス応答の前記メインカーソルをシェーピングする、装置。

【請求項8】

方法であって、
フィルタされた信号を生成するため信号をフィルタする工程、
伝送された信号がレシーバにより受け取られるように符号化方式を用いて前記フィルタされた信号をチャネルを介して伝送する工程であって、前記符号化方式が複数の伝送シンボルを有する工程、
等化された信号を生成するため前記伝送された信号を等化する工程であって、等化及びフィルタする前記工程が等化ウィンドウにおいてタップのセットを調節して、前記セットからの前記タップが互いに実質的に等しくなるようにする工程、及び
前記等化された信号においてＩＳＩを補償する工程、
を含む、方法。

【請求項9】

請求項８に記載の方法であって、フィルタする前記工程が、ＦＩＲフィルタを適用することを更に含む、方法。

【請求項10】

請求項９に記載の方法であって、補償する前記工程が、
デジタル化された信号を生成するため前記等化された信号をデジタル化すること、
タップの前記セットを用いて前記デジタル化された信号から複数の差分信号を計算すること、
複数の比較結果を生成するため前記複数の差分信号との複数の比較を実行すること、及び
前記複数の比較結果を多重化すること、
を更に含む、方法。

【請求項11】

請求項１０に記載の方法であって、前記符号化方式がＭ−ＰＡＭであり、タップの数がＮであり、比較の数が［Ｎ×（Ｍ−１）＋１］×（Ｍ−１）である、方法。

【請求項12】

請求項１１に記載の方法であって、比較の最小数が［Ｎ×（Ｍ−１）＋１）］×（Ｍ−ｌ）−Ｎ×（Ｍ−ｌ）×（Ｍ−２）／２となるように、隣接するＭ−ＰＡＭ判定レベルからコンパレータレベルをマージするため、フィルタする前記工程が、パルス応答のメインカーソルをシェーピングすることを更に含む、方法。

【請求項13】

シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）リンクであって、
シリアライザ、
前記シリアライザに結合され、伝送フィルタを有するトランスミッタ、
レシーバ、
前記トランスミッタとレシーバとの間に結合されるチャネル、及び
デシリアライザ、
を含み、
前記レシーバが、
符号化方式の複数の伝送シンボルの少なくとも１つを有する通信チャネルから信号を受け取るように構成されるイコライザであって、前記イコライザ及び伝送フィルタが等化ウィンドウにおいてタップのセットを調節して、前記セットからの前記タップが互いに実質的に等しくなるように構成される、前記イコライザと、
前記イコライザに結合され、且つ、シンボル間干渉（ＩＳＩ）を補償するように構成される判定フィードバックイコライザ（ＤＦＥ）ループと、
を有し、
前記デシリアライザが前記ＤＦＥループに結合される、
ＳｅｒＤｅｓリンク。

【請求項14】

請求項１３に記載のＳｅｒＤｅｓリンクであって、
前記ＤＦＥループが、
前記イコライザに結合されるアナログデジタルコンバータ（ＡＤＣ）と、
差分信号のセットを生成する差分回路のセットであって、各差分回路が前記ＡＤＣに結合され、前記タップの少なくとも１つを用いることにより各差分回路が差分信号の少なくとも１つを計算する、差分回路の前記セットと、
各コンパレータが前記差分回路の少なくとも１つに結合される、コンパレータのセットと、
を更に含む、ＳｅｒＤｅｓリンク。

【請求項15】

請求項１４に記載のＳｅｒＤｅｓリンクであって、前記伝送フィルタが有限インパルス応答（ＦＩＲ）フィルタである、ＳｅｒＤｅｓリンク。

【請求項16】

請求項１５に記載のＳｅｒＤｅｓリンクであって、前記ＤＦＥループが、コンパレータの前記セットからの各コンパレータに結合されるマルチプレクサを更に含む、ＳｅｒＤｅｓリンク。

【請求項17】

請求項１６に記載のＳｅｒＤｅｓリンクであって、前記符号化方式が非ゼロ復帰（ＮＲＺ）であり、タップの数が２であり、コンパレータの数が３である、ＳｅｒＤｅｓリンク。

【請求項18】

請求項１６に記載のＳｅｒＤｅｓリンクであって、前記符号化方式がＭレベルパルス振幅変調（Ｍ−ＰＡＭ）であり、タップの数がＮであり、コンパレータの数が［Ｎ×（Ｍ−１）＋１］×（Ｍ−１）である、ＳｅｒＤｅｓリンク。

【請求項19】

請求項１８に記載のＳｅｒＤｅｓリンクであって、コンパレータの最小数が［Ｎ×（Ｍ−１）＋１）］×（Ｍ−ｌ）−Ｎ×（Ｍ−ｌ）×（Ｍ−２）／２となるように、隣接するＭ−ＰＡＭ判定レベルからコンパレータレベルをマージするため、前記ＦＩＲフィルタがパルス応答のメインカーソルをシェーピングする、ＳｅｒＤｅｓリンク。

【発明の詳細な説明】

本願は、概して等化に関し、更に特定して言えば、判定フィードバックイコライザ（ＤＦＥ）に関連する。

図１に移ると、従来のシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）リンク１００の一例を見ることができる。オペレーションにおいて、シリアライザ１０１が、トランスミッタ１０３（これはバッファ１０２を含み得る）を用いるチャネル１０４を介する伝送のため、シリアル化された信号を生成することができる。信号ｘ［ｎ］がチャネル１０４を介して伝送されるので、符号化方式（これは伝送シンボルを有する）が用いられる。符号化方式の一例は２レベルパルス振幅変調（２−ＰＡＭ）方式である（これは非ゼロ復帰又はＮＲＺと呼ばれる）。ＮＲＺ方式では、伝送シンボルは−１及び＋１である。この伝送された信号ｙ［ｔ］がレシーバ１０５により受け取られる。しかし、この信号は概して、シンボル間干渉（ＩＳＩ）によりゆがめられており、そのため、その信号がアナログデジタルコンバータ（ＡＤＣ）１０６によりデジタル化された後、ＤＦＥループ１０７がＩＳＩを補償し得る。 この構成において、ＤＦＥループ１０７は、ＩＳＩを補償するためそのフィードバックを調節するように継続的に適応される。これを行うため、ＤＦＥループは、加算器１０８、比較回路１１０、及びフィルタ１１２（これは典型的に有限インパルス応答又はＦＩＲフィルタである）を用いる。概して、ＤＦＥループ１０７（及び、特にフィルタ１１２）は、このＩＳＩ補償を実行するためポストカーソル（ｐｏｓｔ−ｃｕｒｓｏｒ）タップを用いる。図２では、有効リンクパルス応答の一例を見ることができ、ここで、ｈ_０はメインカーソル、ｈ_１及びｈ_２はポストカーソルタップである。この例では、受信した信号ｙ［ｔ］のサンプルは次の通りである。
（１） y[n]＝h₀×x[n]＋h₁×x[n−l]＋h₂×x[n−2]＋O
ここで、Ｏは低次干渉である（これはこの例では無視される）。フィルタ１１２がその後、下記ＩＳＩ式を生成することができる。
（２） ｈ_１×ｘ［ｎ−ｌ］＋ｈ_２×ｘ［ｎ−２］
このＩＳＩ式が信号ｙ［ｎ］から減じられるとき、ＩＳＩは効果的に補償される。この構成に関する問題点は、ＤＦＥループ１０７の速度が、１つのシンボル期間に数式（２）のＩＳＩ式を計算する能力によって制限されることである。 ＮＲＺ符号化方式が（例えば）用いられる場合、計算は近似され得る。信号ｘ［ｎ］は±１であると仮定されるため、数式（２）のＩＳＩ式は次の通りであると仮定され得る。
（３） ｈ_１＋ｈ_２
（４） ｈ_１−ｈ_２
（５） −ｈ_１＋ｈ_２
（６） −ｈ_１−ｈ_２
そのため、ＤＦＥループ１０７は、図３に示すように、ＳｅｒＤｅｓリンク２００のレシーバ２０１においてＤＦＥループ２０３で置き換えることができる。これは概して推論的（ｓｐｅｃｕｌａｔｉｖｅ）ＤＦＥと呼ばれる。この構成において、補償器２０６−１〜２０６−４は、数式（３）〜（６）を実質的に同時に計算し、コンパレータ２０４−１〜２０４−４によって比較結果が決められる。これらの比較結果はマルチプレクサ又はＭＵＸ２０８により多重化され、選択信号ＳＥＬＥＣＴは信号ｘ［ｎ−１］及びｘ［ｎ−２］から計算される。 図３に示すＳｅｒＤｅｓリンク２００は、他の符号化方式（Ｍ−ＰＡＭなど）と共に、及び一層多くのポストカーソルタップと共に用いられるように拡張され得る。この推論的ＤＦＥ構成に関する幾つかの問題点は、複雑性、電力消費、及び利用面積であるが、これらは、コンパレータの数に大きく起因し得る。図３に示すように、４つのコンパレータが用いられるが、Ｍ−ＰＡＭシステムではコンパレータの数はＭ^Ｎであり、ここで、Ｍは伝送シンボルの数であり、Ｎはタップの数である。２タップ及び３判定レベルを有する４−ＰＡＭシステムでは、判定レベル毎に１６個のコンパレータがあり、（図４の例に見られるように）トータルで４８個のコンパレータがある。そのため、改善されたＤＦＥが求められている。 幾つかの他の従来のシステムが下記文献に記載されている。

【国際調査報告】