特表2015-508244IP Force 特許公報全文掲載

ホーム > 特許ランキング > 日本テキサス・インスツルメンツ株式会社 > 特表2015-508244

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】特表2015-508244(P2015-508244A)
(43)【公表日】2015年3月16日
(54)【発明の名称】システムインパッケージ及びその製造方法
(51)【国際特許分類】
   H01L 25/065 20060101AFI20150217BHJP
   H01L 25/07 20060101ALI20150217BHJP
   H01L 25/18 20060101ALI20150217BHJP
   H01L 23/34 20060101ALI20150217BHJP
   H01L 23/12 20060101ALI20150217BHJP
【ＦＩ】
   H01L25/08 H
   H01L23/34 A
   H01L23/12 F
【審査請求】未請求
【予備審査請求】未請求
【全頁数】16
(21)【出願番号】特願2014-558928(P2014-558928)
(86)(22)【出願日】2013年2月25日
(85)【翻訳文提出日】2014年10月23日
(86)【国際出願番号】US2013027656
(87)【国際公開番号】WO2013126893
(87)【国際公開日】20130829
(31)【優先権主張番号】12156909.9
(32)【優先日】2012年2月24日
(33)【優先権主張国】EP
(31)【優先権主張番号】13/770,237
(32)【優先日】2013年2月19日
(33)【優先権主張国】US
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC
(71)【出願人】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ株式会社
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】ベルンハルト ランゲ
(72)【発明者】
【氏名】ユルゲン ノイホイスラー
【テーマコード（参考）】
5F136
【Ｆターム（参考）】
5F136DA22
5F136DA27
(57)【要約】
システムインパッケージ、及びシステムインパッケージを製造するための方法が提供される。システムインパッケージは、ラミネートボディ内に配置される基板（４）を有するラミネートボディを含む。半導体ダイ（２）が、ラミネートボディに埋め込まれ、半導体は、シンターペーストから作られるシンターされたボンディング層の助けを借りて、基板（４）のコンタクトパッド（６）にボンディングされる。ラミネートボディ及びシンターペーストのシンターを提供する、基板と更なる層とのラミネーションが、単一の及び共通の硬化工程で実行され得る。
【特許請求の範囲】
【請求項1】
ラミネートボディを有するシステムインパッケージが、前記ラミネートボディ内に配置される基板を含み、
半導体ダイが前記ラミネートボディに埋め込まれ、前記半導体ダイの少なくとも１つのコンタクト領域が、シンターされたボンディング層の助けを借りて前記基板のコンタクトパッドにボンディングされ、
前記ボンディング層がシンターペーストから作られる、
システムインパッケージ。
【請求項2】
請求項１に記載のシステムインパッケージであって、
前記半導体ダイの前記コンタクト領域及び／又は前記基板の前記コンタクトパッドが、金属又は金属合金から作られるか又は金属又は金属合金でめっきされ、
前記金属又は金属合金が、ガルバニ系列で考えられるとき銅より一層貴である、
システムインパッケージ。
【請求項3】
請求項２に記載のシステムインパッケージであって、
前記半導体ダイの前記コンタクト領域及び／又は前記基板の前記コンタクトパッドが、銅ベースと金属コーティングとを有し、
前記金属コーティングが前記銅ベース上に配置され、前記金属コーティングが銀及び／又は金を含む、
システムインパッケージ。
【請求項4】
請求項３に記載のシステムインパッケージであって、
前記シンターされたボンディング層が、金属又は金属合金を含むシンターペーストから作られ、
前記金属又は金属合金が、ガルバニ系列で考えられるとき銅より一層貴である、
システムインパッケージ。
【請求項5】
請求項４に記載のシステムインパッケージであって、
前記半導体ダイが、前記パッケージの上側及び／又は下側コンタクトパッドに結合され、前記コンタクトパッドが、前記ラミネートボディの上側又は下側表面上に配置され、前記ラミネートボディの前記上側及び／又は下側表面に近接して配置される基板がない、
システムインパッケージ。
【請求項6】
請求項５に記載のシステムインパッケージであって、
複数の半導体ダイが前記ラミネートボディに埋め込まれ、
前記複数のダイのコンタクト領域が、シンターされたボンディング層の助けを借りて互いにボンディングされ、前記シンターされたボンディング層がシンターペーストから作られ、
前記複数の半導体ダイが、前記ダイ間に配置される基板なしに、ダイオンダイ構成で直接的にスタックされる、
システムインパッケージ。
【請求項7】
請求項４に記載のシステムインパッケージであって、
複数の半導体ダイが前記基板上に配置され、
第１の半導体ダイ及び第２の半導体ダイが、スタックされた半導体構成を形成するように前記基板の対向する表面上に配置される、
システムインパッケージ。
【請求項8】
請求項７に記載のシステムインパッケージであって、第２の基板が、前記第１又は第２の半導体ダイに対して前記第１の基板とは反対に配置される、システムインパッケージ。
【請求項9】
請求項８に記載のシステムインパッケージであって、第３の基板が、それぞれ、上側及び下側表面上に配置される前記第２及び前記第３の基板を有するパッケージを形成するように、及び前記第１の基板に対して対称的なスタックされたパッケージを提供するように、前記第１の基板に対して前記第２の基板とは反対に配置される、システムインパッケージ。
【請求項10】
請求項９に記載のシステムインパッケージであって、高度に導電性の材料の金属ブロックを更に含み、前記金属ブロックが、ガルバニ系列で考えられるとき銅より一層貴である金属又は金属合金から作られるコーティングを有する、システムインパッケージ。
【請求項11】
請求項１０に記載のシステムインパッケージであって、前記金属ブロックが銅ブロックであり、前記コーティングが銀及び／又は金を含む、システムインパッケージ。
【請求項12】
システムインパッケージを製造する方法であって、この方法が、
基板のコンタクトパッドに及び／又は半導体ダイのコンタクト領域にシンターペーストを付ける工程、
前記半導体ダイの前記コンタクト領域を前記基板の前記コンタクトパッド上に置く工程、
前記システムインパッケージのラミネートボディを形成する更なる層と共に、前記基板及び前記置かれた半導体ダイをスタックする工程、及び
前記ラミネートボディを提供するために前記基板及び前記更なる層をラミネートするように、及び前記基板の前記コンタクトパッドと前記半導体ダイの前記コンタクト領域との間の電気的接続を提供するために前記シンターペーストのシンターを実行するように、前記スタックに対して、組み合わされたプレス及びシンター工程を実行する工程、
を含み、
ラミネーション及び電気的接触が、前記組み合わされたプレス及びシンター工程において提供される、
方法。
【請求項13】
請求項１２に記載の方法であって、スタックする前に前記置かれた半導体ダイを、前記基板のコンタクトパッドに事前シンターする工程を更に含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施例は、ラミネートボディ内に配置される基板及び半導体ダイを有するラミネートボディを含むシステムインパッケージ（ＳＩＰ）に関連する。更に、他の実施例が、システムインパッケージを製造するための方法に関連する。
【背景技術】
【0002】
低減されたコストでの小型化された電子的システムに対する需要が増大することにより、小さなフォームファクタを有する、信頼性が高く且つコスト効率のよい半導体パッケージが必要とされる。ポータブルな電子製品では、より小さなパッキング及びより小さなサブシステムパッキングが最優先事項になってきている。サイズ低減はもはや、表面領域パッキングのみに焦点を置いているのではなく、パッケージ厚み及び重量も低減される必要がある。
【0003】
増大する顧客要求を満たすための１つのアプローチは、所謂「システムインパッケージ」であり、これは、コンピューティング及びテレコミュニケーションなど多くの用途において遭遇する、ますます増え続ける問題に対処するために開発された。例えば、テキサス・インスツルメンツ社（米国テキサス州ダラス）からのＭｉｃｒｏＳＩＰ（μＳＩＰ）パッケージなどのシステムインパッケージは、ラミネート基板において、例えば、半導体ダイ、コントローラを組み込む。また、インダクタなどの、能動及び／又は受動電子的構成要素が、ラミネート基板又はボディの上側表面の頂部にそれらの要素を置くことにより、システムインパッケージに組み込まれる。
【0004】
しかし、半導体ダイのボンディングはいまだにリードフレームベースであり、これは、ダイが、銅クリップを用いて、パッケージ底部側にフェンドアウトする（fends out）リードフレームにボンディングされることを意味する。銅クリップはパッケージ内の空間を必要とする。そのため、アッセンブリプロセスの速度に関して改善の余地があり得る。
【発明の概要】
【0005】
本発明の一態様に従って、ラミネートボディ内に配置される基板を含むラミネートボディを含むシステムインパッケージが提供される。好ましくは、この基板は事前プレスされる。半導体ダイがラミネートボディに埋め込まれ、半導体ダイの少なくとも１つのコンタクト領域が、シンターされたボンディング層の助けを借りて基板のコンタクトパッドにボンディングされ、ボンディング層はシンターペーストから作られる。
【0006】
本発明の態様に従ったシステムインパッケージは、組み合わされたプレス及びシンタープロセスで製造され得る。言い換えると、熱及び圧力両方が、ラミネートボディを形成するスタックに印加される。プレス工程は、典型的に、印刷回路基板の製造から既知であり、典型的に、約２００℃の範囲のプロセス温度で実行される。有利に及び本発明の１つの態様に従って、このようなプレス工程のプロセスパラメータは、シンタープロセスを実行する工程にも適していることが判定され得る。その結果、組み合わされたプレス及びシンター工程が提供される。スタックのラミネーションのために適用される同じ処理工程内で、シンターペーストのシンターが成され、シンターされたボンディング層が提供される。
【0007】
本発明の別の態様に従って、システムインパッケージを製造するための方法が提供される。基板のコンタクトパッドに及び／又は半導体ダイのコンタクト領域にシンターペーストが付けられる。好ましくは、シンターペーストを付けることは、ペーストプリントによって実行され、シンターペーストが、半導体ダイのコンタクト領域又は基板のコンタクトパッドに印加される。半導体ダイのコンタクト領域は、基板のコンタクトパッド上に置かれる。言い換えると、半導体ダイのコンタクト領域と基板のコンタクトパッドとは、互いに整合される。置かれた半導体ダイとシステムインパッケージのラミネートボディを形成する更なる層と共に、基板がスタックされる。最終的に、組み合わされたプレス及びシンター工程がこのスタックに対して実行される。この組み合わされたプレス及びシンター工程の間、スタックの基板及び更なる層は、ラミネートボディを提供するようにラミネートされる。更に、組み合わされたプレス及びシンター工程の間、基板のコンタクトパッドと半導体ダイのコンタクト領域との間の電気的接続を提供するように、シンターペーストのシンターが実行される。言い換えると、スタックのラミネーション及び電気的接触は、共通の及び単一の処理工程において実行される。
【0008】
組み合わされたプレス及びシンター工程の間、スタックは、印刷回路基板の製造で典型的に既知であるように熱及び圧力に晒され得る。更に、この方法は、基板を事前プレスする工程を含み得、スタックをプレス及びシンターする前に半導体ダイがこの事前プレスされた基板上に配置され得る。また、最終的なプレス及びシンター工程前に、シンターペーストの部分的事前シンターが実行されてもよい。
【図面の簡単な説明】
【0009】
【図1】図１は、システムインパッケージを製造するための簡略化したスタックの例であり、半導体ダイの配置後及びスタックアップのシンター及びプレス前のスタックが示されている。
【0010】
【図2】図２は、図１のスタックの例であり、充填材料が後続の基板間に挿入される。
【0011】
【図3】図３は、図１及び図２から既知のスタックアップを硬化させることにより製造される、簡略化したシステムインパッケージの例である。
【0012】
【図4】図４は、図３の簡略化したシステムインパッケージの例であり、システムインパッケージの上側、中間、及び下側相互接続表面間の接続を提供するように、ビアが挿入されている。
【0013】
【図5】図５は、下側基板を有さない、更なる簡略化したシステムインパッケージの例である。
【0014】
【図6】図６は、上側及び下側表面に近接した基板を有さない、別の簡略化したシステムインパッケージの例である。
【0015】
【図7】図７は、隣り合って置かれる２つのパワーＦＥＴと、これらのＦＥＴの頂部上にスタックされるコントローラとを含む、更なる簡略化したシステムインパッケージの例である。
【0016】
【図8】図８は、隣り合って配置される２つのパワーＦＥＴと、上側表面上に置かれる受動構成要素とを含む、別の簡略化したシステムインパッケージの例である。
【0017】
【図9】図９は、隣り合って配置される２つのパワーＦＥＴと、受動構成要素とを含む、簡略化したシステムインパッケージの例であり、ダイオンダイ構成でダイが直接的にスタックされる。
【0018】
【図10】図１０は、半導体ダイと高電流接続を提供する金属ブロックとを含む、更に簡略化したシステムインパッケージの例である。
【図11】図１１は、半導体ダイと高電流接続を提供する金属ブロックとを含む、更に簡略化したシステムインパッケージの例である。
【発明を実施するための形態】
【0019】
図１は、システムインパッケージを製造するための簡略化したスタックの例である。半導体ダイ２がそれぞれの基板４上に置かれた後であり、スタックをシンター及びプレスする前の、スタックが示されている。好ましくは、基板４は事前プレスされ、更に好ましくは、基板４は繊維強化樹脂などの印刷回路基板材料から作られる。基板４のコンタクトパッド６は、銅から作られ、貴金属から作られるめっき７を有することが好ましい。めっき７の材料は、ガルバニ系列で考えられるとき銅より一層貴であることが好ましい。好ましくは、めっき７に対しＮｉＡｕ又はＮｉＡｇが適用される。有利には、シンタープロセスの間、例えば、ＮｉＡｕめっき７がＣｕコンタクトパッド６の酸化を防止する。更に、半導体ダイ２のコンタクト領域に配置されるめっき７がある。半導体ダイ２の表側及び裏側の両方に、ＮｉＡｕめっき７が提供され得る。言い換えると、シンターされた接続の助けを借りて結合又は接触されるよう指定される各コンタクト領域又はコンタクトパッド６には、シンターされた電気的コンタクトの酸化を防止するため、貴金属めっき７が提供される。
【0020】
電気的に導電性のビア８（明確にするため、ビア８の幾つかのみに参照符号が付されている）が基板４を通して突き出る。スタックの中間に配置される基板４では、ビア８は、基板４の第１の表面上に配置されるそれぞれのコンタクトパッド６を、基板４の反対の表面上に配置される更なるコンタクトパッド６と電気的に結合するためのものである。好ましくは、電気的に導電性のビア８は銅充填ドリルホールである。上側の基板４において、ビア８は、基板４の内部表面に配置されるコンタクトパッド６を、上側表面２８に配置される上側コンタクトパッド１０と電気的に結合する。下側の基板４も同様で、ビア８は、内部表面に配置されるコンタクトパッド６を、スタックの下側表面２６に配置される下側コンタクトパッド１２と結合するためのものである。更に、能動及び／又は受動構成要素が、上側表面２８に配置され得、上側コンタクトパッド１２に結合され得る。スタックの下側表面２６は典型的に、システムインパッケージがそれに搭載される場合、印刷回路基板に面する。システムインパッケージの印刷回路基板への電気的結合が、下側コンタクトパッド１２を介して提供され得る。
【0021】
図１の実施例において、基板４のコンタクトパッド６、より明確には、上側及び中間の基板４の下側コンタクトパッド６のめっき７に、シンターペーストプリントにより付されたシンターペースト１４が提供されることが好ましい。好ましくは、シンターペースト１４は、Ｃｕより一層貴である金属又は金属合金から作られる。この場合も、これはガルバニ系列で考えられ、好ましい材料は、銀ベースのシンターペースト１４である。システムインパッケージの製造では、シンターペースト１４は、半導体ダイ２のコンタクト領域と、基板４のコンタクトパッド６の一方又は両方に付けられる。好ましくは、及び図１の実施例に従って、シンターペースト１４は、基板４のコンタクトパッド６にプリントされる。その後、半導体ダイ２は、基板４のそれぞれのコンタクトパッド６のシンターペースト１４の頂部上に置かれ、これは、半導体ダイ２のコンタクト領域が基板４のコンタクトパッド６と整合されていることを意味する。
【0022】
図１の実施例において、半導体ダイ２の裏側には、シンターペーストが提供されており、半導体ダイ２の裏側を基板４に取り付けるように、事前シンター工程が実行されている。事前シンター工程において、シンターペーストは、ダイ２の裏側と基板４の上側コンタクトパッド６との間に配置される、シンターされたボンディング層１６になる。単なる一例として、半導体ダイ２はパワーＭＯＳＦＥＴであり、図示されるスタックアップは、スタックされたパワーＦＥＴ構成を提供するためのものである。
【0023】
図２は、図１から既知のスタックアップの例であり、近接する基板層４間に充填材料１８が挿入される。充填材料１８はスタックアップ工程の間スタックに付加され、及び好ましくは、充填材料１８は半導体ダイ２に適応するように事前切断される。充填材料１８は、システムインパッケージに統合され得る付加的な能動及び／又は受動構成要素（図示せず）に更に適応し得る。充填材料１８は、後続のプレス及びシンター工程の間、スタックアップにおけるボイドを充填するためである。
【0024】
組み合わされたプレス及びシンター工程において、図２のスタックアップは熱及び圧力に露出され、この工程を実行するためのパラメータは、印刷回路基板の製造から典型的に既知である温度及び圧力の範囲であり得る。例えば、約２００℃の硬化温度が適用され得る。組み合わされたプレス及びシンター工程の間、システムインパッケージのラミネートボディを提供するように、基板４及び充填材料１８のラミネーションが実行される。同時に、基板４のコンタクトパッド６及び半導体ダイ２の接続領域を結合又は接合するように、シンターペースト１４のシンターが成される。有利には、システムインパッケージは、組み合わされた処理工程において製造され得、これは、ラミネーション及びシンターが、単一の及び共通の処理工程において実行されることを意味する。これにより、システムインパッケージの製造プロセスが簡略化される。半導体ダイ２が、基板４のそれぞれの導電性経路又はコンタクトパッド６に直にボンディングされることもまた利点である。リードフレームの必要性はない。リードフレーム、及び半導体ダイ２及びリードフレーム間の必要とされるボンドワイヤボンディングプロセスをなくすことが、製造コストに関して利点となり、製造プロセスを更に早め得る。
【0025】
図３は、ラミネートボディを含む簡略化したシステムインパッケージ２０の例であり、ラミネートボディは、実質的に、基板４と硬化された充填材料２２と埋め込まれた半導体ダイ２とから製造される。組み合わされたプレス及びシンター工程内で、上側及び中央の基板４の下側コンタクトパッド６上に予め埋め込まれた又はプリントされたシンターペーストパッド１６は、シンターされたボンディング層１６となる。半導体ダイ２のコンタクト領域は、シンターされたボンディング層１６の助けを借りて基板４のコンタクトパッド６に結合される。
【0026】
図３のシステムインパッケージ２０において、半導体ダイ２は、上側コンタクトパッド１０に及び下側コンタクトパッド１２に電気的に導電性のビア８を介して結合される。更なる能動及び／又は受動電子的構成要素が、上側コンタクトパッド１０上に埋め込まれ得及び結合され得る。例えば、スタックされたパワーＭＯＳＦＥＴ構成を提供するため、これらの更なる能動及び／又は受動電子的構成要素（図示せず）は、小さなフォームファクタ及び小さなフットプリントを有する、高度に集積されたパワーコンバータを提供するように、インダクタ又はキャパシタであり得る。システムインパッケージ２の下側コンタクトパッド１２は、任意の従来のボンディング又ははんだ付け技術の適用により電子デバイスの印刷回路基板に結合され得る。
【0027】
図４は、図３のシステムインパッケージ２０の例であるが、図４の実施例に従って、銅充填ビアであり得る垂直接続２４がシステムインパッケージ２０に挿入される。垂直接続２４は、システムインパッケージ２０の上側コンタクトパッド１０を、下側コンタクトパッド１２及び必要とされる場合は中間基板４のコンタクトパッド１２と結合するためのものである。システムインパッケージ２０は、ラミネートボディに埋め込まれる更なる電子的構成要素（図示せず）を含み得る。例えば、コントローラが、システムインパッケージ２０に統合され得、高度に集積されたパワー段を提供するようにパワーＭＯＳＦＥＴ（即ち半導体ダイ２）を制御するために適用され得る。これらの更なる能動及び／又は受動電子的構成要素は、垂直接続２４の助けを借りて、システムインパッケージ２０のそれぞれの上側及び／又は下側コンタクトパッド１０、１２に結合され得る。好ましくは、更なる電子的構成要素、例えば、コントローラチップ又は小さなキャパシタは、システムインパッケージ２０の第２の層に埋め込まれる。従って、上側２８のオン空間（on-space）は、モジュールに対して要求される一層大きな電子的部品又は構成要素のために活用され得る。
【0028】
本発明の別の実施例に従って、同じ半導体ダイ２のコンタクト領域は、基板４を介して結合されてもよい。言い換えると、半導体ダイ２の第１のコンタクト領域が、基板４のコンタクトパッド６に結合され得、基板４の更なるコンタクトパッド６が、半導体ダイ２の更なるコンタクト領域に結合される。本発明の一態様に従って、この更なるコンタクト領域は、更なる半導体ダイ２のコンタクト領域であり得る。後者の実施例により、基板４を介して２つ又はそれ以上の半導体ダイ２を結合することが可能となる。それぞれのコンタクト領域及びコンタクトパッド６間の電気的接続は、シンターペースト１４から作られるシンターされたボンディング層１６によって提供され得る。有利には、この態様は、複雑なダイ間ワイヤボンディングの必要性をなくす。それぞれのシステムインパッケージがアセンブルされるＰＣＢ上の複雑な配路は簡略化され得る。
【0029】
半導体ダイ２の熱的結合は、特にパワーＭＯＳＦＥＴが半導体ダイ２として適用される場合、重要な問題となり得る。従って、システムインパッケージ２０の上側及び／又は下側表面２８、２６に近接する基板層４を有さないシステムインパッケージ２０を提供することが利点となり得る。
【0030】
図５は、本発明の一実施例に従った別の簡略化したシステムインパッケージ２０の例であり、この例では、下側表面２６に近接する基板４がない。従って、特に下側半導体ダイ２に対し、システムインパッケージ２０の下側表面２６に近接して配置され得る印刷回路基板への非常に効率的な熱伝達がある。原則的に、図５におけるシステムインパッケージ２０の構成は、下側表面２６に近接する基板４がないという事実に関わらず図４から既知である。従って、図５のシステムインパッケージ２０の構成については繰り返し説明しない。
【0031】
図６は、本発明の別の実施例に従った更なる簡略化したシステムインパッケージ２０の例である。システムインパッケージ２０の上側ダイ２の、上側表面２８への及び下側ダイ２の下側表面２６への効率的な熱的結合を提供するため、下側表面２６に近接する基板４のみならず、上側表面２８に近接する基板４をなくすことが利点となり得る。従って、図６の実施例に従ったシステムインパッケージ２０は、システムインパッケージ２０の中央の単一の基板４のみを含む。上側及び下側半導体ダイ２に対し非常に効率的な熱放散がある。図６の実施例に従ったシステムインパッケージ２０の構成は、原則的に、上側表面２８に近接する基板４が省かれるという事実に関わらず図５から既知である。従って、システムインパッケージ２０の構成に対する説明は繰り返さない。
【0032】
図７は、本発明の別の実施例に従った簡略化したシステムインパッケージ２０の例である。システムインパッケージ２０は基板層４を含み、基板層４は、システムインパッケージ２０の中央に配置され、また、下側層において隣り合って配置される第１及び第２の半導体ダイ２を埋め込む硬化された充填材料２２に近接する。更に、システムインパッケージ２０の上側層にコントローラ３０が配置される。半導体ダイ２からシステムインパッケージ２０の下側２６に近接し得る印刷回路基板への効率的な熱放散を提供するように、システムインパッケージ２０の下側表面２６において基板層はない。半導体ダイ２は、図７の実施例に従ってパワーＭＯＳＦＥＴである。
【0033】
半導体ダイ２は、シンターされたボンディング層１６の助けを借りてシステムインパッケージ２０の下側表面２６に埋め込まれる下側コンタクトパッド１２に、及び基板４のコンタクトパッド６にボンディングされる。同様のことがシンターされたボンディング層１６の助けを借りて基板層４にボンディングされるコントローラ３０に適用される。しかし、コントローラ３０をボンディングするために標準的なダイ取り付け方法も適用され得る。図１〜図６における実施例を参照して上述したように、図７の実施例に従ったシステムインパッケージ２０は、半導体ダイ２及びコントローラ３０のボンディングを提供するように、スタックされ得、ラミネートボディ（主として基板４及び充填材料、硬化された充填材料２２として示される充填材料を含む）のラミネーション及びシンターペーストパッドのシンターは、単一の及び組み合わされた処理工程において実行される。コントローラ３０を結合するための更なるコンタクト３２が、従来の技術を用いてシステムインパッケージ２０の上側表面２８に挿入され得る。コントローラ３０の下側コンタクトパッド１２への結合は、垂直接続２４によって提供され得、垂直接続２４は、銅充填ビアであり得、コントローラ３０の上側側を下側コンタクトパッド１２と結合するためのものである。上側表面２８の頂部上の付加的な層が、頂部側配置される外部構成要素のための空間及び相互接続を提供し得る。
【0034】
図８は、簡略化したシステムインパッケージ２０の例であり、図７に従ったシステムインパッケージ２０に類似して構成される。しかし、スタックの中央に配置される基板４はない。基板４は、システムインパッケージ２０の上側表面２８に近接して配置される。コントローラ３０は、従来の技術を用いて基板４のコンタクトパッド６に結合される。基板４のコンタクトパッド６の下側コンタクトパッド１２への結合は、銅充填ビアであり得る垂直接続２４によって提供され得る。半導体ダイ２及びコントローラ３０は、硬化された充填材料２２に埋め込まれる。この場合も半導体ダイ２はパワーＭＯＳＦＥＴであり得る。半導体ダイ２は、図７から既知であるように、シンターされたボンディング層１６の助けを借りて下側コンタクトパッド１２に結合される。ただし、半導体ダイ２及びコントローラ３０はダイオンダイ構成で配置され、これは、ダイ２及びコントローラダイ３０が、間に基板を備えず、互いの上に直接的にスタックされることを意味する。ダイ２、３０のボンディングは、シンターされたボンディング層１６の助けを借りて実行される。貴金属めっき７でめっきされるコントローラダイ３０の裏側が、シンターされたボンディング層１６に近接し、シンターされたボンディング層１６は更に、半導体ダイ２の貴金属めっき７に近接する。
【0035】
図９は、別の簡略化したシステムインパッケージ２０の例であり、半導体ハーフブリッジ構成のパワーＭＯＳＦＥＴであり得る２つの半導体ダイ２を含む。システムインパッケージ２０は、システムインパッケージ２０の上側表面２８に近接する基板４を含む。基板４は、シンターされたボンディング層１６の助けを借りて半導体ダイ２のコンタクト領域に結合されるコンタクトパッド６を含む。半導体ダイ２の裏側は、シンターされたボンディング層１６の助けを借りて下側コンタクトパッド１２に結合される。有利には、システムインパッケージ２０の下側表面２６に近接し得る印刷回路基板への、半導体ダイ２からの非常に効率的な熱放散が提供され得る。半導体ダイ２の上側能動側に配置される半導体ダイ２のコンタクト領域が更に、ラミネートボディを通して基板層４のコンタクトパッド６まで延びる垂直接続２４の助けを借りて下側コンタクトパッド１２に結合され得る。外部ヒートシンク（図示せず）又は更なる能動及び／又は受動要素３４が、上側表面２８に取り付けられ得る。更なる要素３４は、単なる一例として、垂直接続２４の助けを借りて下側コンタクト１２に結合される。更に、上側表面２８の頂部上の付加的な基板層（図示せず）があり得、これが、付加的な能動及び／又は受動外部構成要素のための空間を提供し得る。
【0036】
図１０は、簡略化したシステムインパッケージ２０の例であり、半導体ハーフブリッジ構成のパワーＭＯＳＦＥＴであり得る２つの半導体ダイ２を含む。更に、図１０の実施例に従ったシステムインパッケージ２０は、高電流導電性経路として機能する金属ブロック３６を含む。更なる能動及び／又は受動電子的構成要素（図示せず）が、システムインパッケージ２０に統合されてもよい。半導体ダイ２は、シンターされたボンディング層１６の助けを借りて基板４のコンタクトパッド６及び下側コンタクト１２に結合され、シンターされたボンディング層１６は、コンタクト６、１２のそれぞれのめっき７に近接する。金属ブロック３６にも、上側及び下側表面にめっき７が提供される。好ましくは、金属ブロック３６としてＣｕブロックが用いられる。シンタープロセスの間Ｃｕの酸化を防止するため、金属ブロック３６に貴金属めっき７がある。Ｃｕの酸化は、恐らくは、めっき７の存在に起因して省かれ得るシンターされた接合の質を悪化させ得る。金属ブロック３６は高電流接続として機能し、半導体ダイ２の上側側から、コンタクトパッド６及び金属ブロック３６を介して、システムインパッケージ２０の下側表面に近接して配置され得る回路基板までの導電性経路を提供する。
【0037】
金属ブロック３６の統合は、概して、半導体ダイ２の統合と類似する。言い換えると、上述で参照した実施例における各半導体ダイ２は、必要とされる又は所望とされる場合、適切にめっきされた金属ブロック２６で置き換えることができる。システムインパッケージ２における金属ブロック３６の統合及び配置は、高電流接続の必要性により成され得る。
【0038】
図１１は、別の簡略化したシステムインパッケージ２０の例であり、図１０に従ったシステムインパッケージ２０に類似する。単に明確にするための理由で単一の半導体ダイ２が示されている。しかし、図１１のシステムインパッケージは、図１０における実施例に類似して構成され得、これは、システムインパッケージが、ハーフブリッジ構成で配置される２つの半導体ダイ２を含み得ることを意味する。図１１において、図１１の左側における垂直接続２４が充填ビアにより提供される。しかし、垂直接続が金属ボール３６によって提供されてもよく、これは、システムインパッケージ２０の右側に示されている。金属ボール３６は、貴金属めっき７を含み、シンターされたボンディング層１６を介して、一方でコンタクトパッドまで及び他方で下側コンタクトパッド１２まで、シンターされる。金属ボール３６を埋め込むことは金属ブロック３６の統合に類似し得、これはシステムインパッケージ２０の中央に示されている。
【0039】
本発明は、特定の実施例を参照して説明されたが、これらの実施例に限定されず、当業者であれば本発明の特許請求の範囲内で代替例が想起され得るであろう。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【国際調査報告】

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.