【技術分野】

【0001】

【背景技術】

【0002】

【0003】

【0004】

【図面の簡単な説明】

【0005】

【図1】図１は、ここに説明される各種実施例を実現するのに利用可能な計算システムの実施例のブロック図を示す。

【図2A】図２Ａは、ある実施例による各種の割り込みコアレッシングシナリオの比較を示す図を有する。

【図2B】図２Ｂは、ある実施例による各種の割り込みコアレッシングシナリオの比較を示す図を有する。

【図2C】図２Ｃは、ある実施例による各種の割り込みコアレッシングシナリオの比較を示す図を有する。

【図2D】図２Ｄは、ある実施例による各種の割り込みコアレッシングシナリオの比較を示す図を有する。

【図3】図３は、ある実施例による各種パラメータのための達成可能なスループットのグラフを示す。

【図4】図４は、実施例によるコンポーネントのブロック図を示す。

【図5】図５は、実施例による方法のフロー図を示す。

【図6】図６は、ここに説明される各種実施例を実現するのに利用可能な計算システムの実施例のブロック図を示す。

【図7】図７は、ここに説明される各種実施例を実現するのに利用可能な計算システムの実施例のブロック図を示す。

【図8】図８は、ここに説明される各種実施例を実現するのに利用可能な計算システムの実施例のブロック図を示す。

【発明を実施するための形態】

以下の説明では、各種実施例の完全な理解を提供するため、多数の具体的な詳細が提供される。しかしながら、各種実施例は特定の詳細なく実現されてもよい。他の例では、特定の実施例を不明瞭にしないため、周知の方法、手順、コンポーネント及び回路は詳細には説明されていない。さらに、各種態様の実施例は、集積半導体回路（“ハードウェア”）、１つ以上のプログラムに編成されたコンピュータ可読命令（“ソフトウェア”）、又はハードウェア及びソフトウェアのある組み合わせなどの各種手段を利用して実行されてもよい。本開示の目的のため、“ロジック”の参照はハードウェア、ソフトウェア、ファームウェア又はこれらのある組み合わせの何れかを意味する。

エネルギー効率性は、スマートフォン、タブレット、ラップトップコンピュータ、ＵＭＰＣ（Ｕｌｔｒａ−Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、Ｕｌｔｒａｂｏｏｋ^ＴＭデバイスなどの今日のスモールファクタモバイルプラットフォームにとって重要である。アクティブなモバイルワークロード（例えば、ファイルダウンローディング、ウェブブラウジング、ビデオストリーミングなど）のため、プラットフォームの電力消費は、システム割り込みをコアレッシング／保留し、プラットフォームにおけるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）及び各種サブシステムがより長い期間低電力スリープ状態に入ることができるように、比較的より長いシステムアイドル期間を生成することによって有意に低減可能である。しかしながら、いくつかの測定研究は、高スループット領域において、長すぎる期間割り込みをコアレッシング（又はバッファリング）することは、スループットパフォーマンスに負の影響を与えうる。例えば、過剰なコアレッシングは、通信デバイス（Ｗｉ−Ｆｉ（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ）ＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）など）におけるバッファオーバフローのためパケット損失を生じさせる可能性がある。従って、割り込みコアレッシングの設計における大きなチャレンジは、スループットパフォーマンスを損なうことなくそれの電力セービング効果をどのように最大化するかである。

このため、いくつかの実施例は、スループットパフォーマンスを維持しながら、向上した（最大など）電力セービングを実現するための割り込みコアレッシングポリシーを動的に適応化する。一実施例は、コアレッシング動作（例えば、割り込みをキュー／バッファリングする頻度及び／又は各キュー／バッファリングインスタンスのためのコアレッシング期間の長さ）を動的に調整することによって、スループットパフォーマンスを維持する。

さらに、割り込みコアレッシングは、プラットフォームの電力セービングに利用されてもよい。例えば、割り込みコアレッシングのための２つのアプローチ、すなわち、静的及び動的が利用されてもよい。静的ポリシーでは、コアレッシングウィンドウサイズは、ユーザ／システムの嗜好に基づき所定値に固定されうる。動的ポリシーでは、プラットフォームはウェイクアップイベント数に基づきコアレッシングウィンドウサイズを変更してもよい。動的ポリシーは、安定的なスループットによるワークロードのために利用されてもよい。しかしながら、スループットは、例えば、ウェブブラウジング及びビデオストリーミングなどの大部分の現実世界のワークロードについて経時的に変動しうるものであり、この結果、それは、ウェイクアップイベントに対して“反応”し、スループット変化に対してはあまり応答しないため、スループットパフォーマンスに負の影響を与えうる。このため、一実施例は、コアレッシング動作（例えば、キューの頻度及び／又は各キューインスタンスのコアレッシング期間の長さ）を動的に調整することによって、スループットパフォーマンスを維持する。

ここに説明される技術は、図１及び６〜８を参照して説明されるシステム（スマートフォン、タブレット、ラップトップコンピュータ、ＵＭＰＣ（Ｕｌｔｒａ−Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、Ｕｌｔｒａｂｏｏｋ^ＴＭデバイスなどを含みうる）などの電力消費設定を備えた何れかのタイプの計算システムにおいて利用されてもよい。より詳細には、図１は、実施例による計算システム１００のブロック図を示す。システム１００は、１つ以上のプロセッサ１０２−１〜１０２−Ｎ（ここでは“プロセッサ１０２”として総称される）を有してもよい。プロセッサ１０２は、相互接続ネットワーク又はバス１０４を介し通信可能である。各プロセッサは、簡単化のためプロセッサ１０２−１を参照して一部しか説明されない各種コンポーネントを有してもよい。従って、残りのプロセッサ１０２−２〜１０２−Ｎのそれぞれは、プロセッサ１０２−１を参照して説明された同一又は同様のコンポーネントを有してもよい。

実施例では、プロセッサ１０２−１は、１つ以上のプロセッサコア１０６−１〜１０６−Ｍ（ここでは、“コア１０６”として参照されるか、又は“コア１０６”として総称される）、共有キャッシュ１０８及び／又はルータ１１０を有してもよい。プロセッサコア１０６は、単一の集積回路（ＩＣ）チップ上に実現されてもよい。さらに、チップは、１つ以上の共有及び／又はプライベートキャッシュ（キャッシュ１０８など）、バス又は相互接続（バス又は相互接続ネットワーク１１２など）、メモリコントローラ（図６〜８を参照して説明されるものなど）又は他のコンポーネントを有してもよい。

一実施例では、ルータ１１０は、プロセッサ１０２−１及び／又はシステム１００の各種コンポーネントの間で通信するのに利用されうる。さらに、プロセッサ１０２−１は、複数のルータ１１０を有してもよい。さらに、複数のルータ１１０が、プロセッサ１０２−１の内部又は外部の各種コンポーネントの間のデータルーティングを可能にするよう通信してもよい。

共有キャッシュ１０８は、コア１０６などのプロセッサ１０２−１の１つ以上のコンポーネントにより利用されるデータ（命令などを含む）を記憶してもよい。例えば、共有キャッシュ１０８は、プロセッサ１０２のコンポーネントによるより高速なアクセスのため、メモリ１１４に記憶されるデータをローカルにキャッシュしてもよい。実施例では、キャッシュ１０８は、中間レベルキャッシュ（レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）又は他のレベルのキャッシュなど）、ラストレベルキャッシュ（ＬＬＣ）及び／又はこれらの組み合わせを有してもよい。さらに、プロセッサ１０２−１の各種コンポーネントは、バス（例えば、バス１１２）及び／又はメモリコントローラ若しくはハブを介し共有キャッシュ１０８と直接通信してもよい。図１に示されるように、いくつかの実施例では、コア１０６の１つ以上は、レベル１（Ｌ１）キャッシュ１１６−１（“Ｌ１キャッシュ１１６”として総称される）を有してもよい。

一実施例では、コアレッシングロジック１６０は、アイドル状態中に１つ以上のコンポーネント（コア１０６又はシステム１００の他のコンポーネントなど）による電力消費を制御及び／又は低減する。例えば、ロジック１６０は、スループットパフォーマンスを維持しながら、向上した（最大など）電力セービングを実現するため、割り込みコアレッシングポリシーを動的に適応化してもよい。いくつかの実施例では、電力消費制御はまた、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｏｆｔｗａｒｅ）ソフトウェア及び／又はソフトウェアアプリケーション（例えば、メモリ１１４に記憶されてもよい）からの入力に少なくとも部分的に基づき実現されてもよい（例えば、ロジック１６０などによって）。さらに、電力消費のレベルを制御する能力は、ワークロード、シナリオ、使用、１つ以上の検知された温度値（例えば、図１〜８を参照してここに説明されるシステムのコンポーネントの１つ以上の近隣範囲に配置された１つ以上の温度センサ（図示せず）によって検出されるような）などに基づくなど、各種判断に応答してプラットフォーム電力消費を最適化するのに利用されてもよい。さらに、ここに説明される少なくとも一部のＯＳ処理は、ソフトウェアアプリケーション、ファームウェアなどにより互換的に実行されてもよい。さらに、ロジック１６０は、図１に示されるもの以外の位置に備えられてもよい（例えば、コア１０６の内部、相互接続１０４に直接接続されるなど）。

図２Ａ及び２Ｂは、いくつかの実施例による割り込みコアレッシングのない、及びコアレッシングのあるサンプル割り込み到着のタイミング図をそれぞれ示す。全体的なプラットフォーム電力消費は、プロセッサのウェイクアップ数を最小化することによって有意に低減可能であり、プロセッサ／プラットフォームが低電力スリープ状態に入ってより長く留まることを可能にする。例えば、コアレッシングモードでは、プロセッサは、より低い頻度でウェイクアップされ、各割り込みについてプロセッサを頻繁にウェイクアップする代わりに、複数の割り込みリクエストをバーストとして利用することができる。

従って生成された割り込みコアレッシング（又はバッファリング）ウィンドウ（割り込みコアレッシング期間とも呼ばれる）内において、プラットフォームはプロセッサをウェイクアップすることなく低電力スリープ状態（例えば、Ｃｘ及びＳ０ｉｘなど）に入ることが可能であり、一般に、コアレッシングウィンドウが長くなるに従って、プラットフォームの電力セービングはより大きくなる。例えば、通信デバイス（例えば、Ｗｉ−Ｆｉ）からの割り込みをコアレッシングすることは、典型的なインターネットファイルダウンロードシナリオについて、１０＋％だけプラットフォーム電力消費を低減しうる。

一般に、“Ｓ０ｉｘ”は、プラットフォームが長すぎる間アイドルになっているという判断に基づき（予めプログラムされた時間に基づき）又はユーザにより起動される従来のアイドル電力状態の代わりに、イベントドリブンである（例えば、ＯＳ又はソフトウェアアプリケーション入力に基づく）プラットフォームレベル電力管理によって実現される改良されたアイドル電力状態を表す。いくつかの実施例では、ここに説明される電力消費状態の少なくとも一部は、Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ（ＡＣＰＩ）仕様書の２０１１年１２月のＲｅｖｉｓｉｏｎ ５の下で定義されたものに従う又は類似するものであってもよい。

図２Ｂに示されるように、システムが所定のタイムアウト期間割り込みを検出しなかったとき、それは、コアレッシング期間の間はシステム割り込みをバッファリングし始める。実施例では、これら２つのパラメータは、システムの（スループットなどの）パフォーマンスを維持しながら、プラットフォーム電力セービングを最大化するため、“オン・ザ・フライ（ｏｎ−ｔｈｅ−ｆｌｙ）”に結合的に最適化される。

さらに、固定的なパラメータを有するコアレッシングポリシーによって電力セービングを最大化することは困難である。パラメータがアグレッシブすぎる場合（すなわち、小さなタイムアウトと大きなコアレッシング期間）、割り込みコアレッシングは、Ｗｉ−Ｆｉ ＮＩＣにおける限定的なキュー容量などの複数の理由のため高スループット領域においてスループットパフォーマンスを損なう可能性があり、パケット損失及び再送を引き起こしうる。例えば、スループットは、図３に示されるように、コアレッシングパラメータに依存して様々なスループット範囲において劣化し始める可能性がある。より詳細には、図３は、いくつかの実施例によるタイムアウト及びコアレッシングウィンドウサイズなどの各種パラメータについて実現可能なスループットのグラフを示す。図３は、アグレッシブなコアレッシング、すなわち、より小さなタイムアウト及びより大きなコアレッシングウィンドウが、より低いスループット範囲においてスループットパフォーマンスに影響を与え始めることを明確に示す。

他方、パラメータが保守的すぎる場合（すなわち、大きなタイムアウト及び小さなコアレッシング期間）、それは、低スループット領域においてコアレッシングの機会を利用することができない可能性がある。従ってコアレッシングパラメータは、システムダイナミクス（例えば、トラフィックロード、スループット目標、電力プロファイル、残りのバッテリ寿命、ユーザの嗜好、実行中のアプリケーションのタイプ（例えば、３Ｄゲーム、インターネット電話など）など）に基づき動的に調整される。

図２Ｃ及び２Ｄは、いくつかの実施例による固定的アプローチ対適応的アプローチの割り込みコアレッシングのスループット図をそれぞれ示す。スループットの劣化なく電力セービングを最大化するため、一実施例は２つのキーパラメータ、すなわち、タイムアウト及び割り込みコアレッシング期間（それはまた、割り込みコアレッシング動作を支配する）を動的に調整する。これは、図２Ｃに示されるように、固定的なアイドルウィンドウサイズによる従来の割り込みコアレッシングと異なる（所与のアイドルウィンドウ（５ｍｓなど）の間のＢＥＣ（Ｂｒｅａｋ−Ｅｖｅｎｔ Ｃｏａｌｅｓｃｉｎｇ）オン及びＢＥＣオフ（割り込みコアレッシングが実行されない）としてもここで参照される割り込みコアレッシングアクティブによる）。コアレッシングウィンドウサイズを適応化することによって（図２Ｄに示されるなど）、割り込みコアレッシングは、スループットパフォーマンスに負の影響を与える懸念なく、より高いスループット範囲において行うことができる。従って、このようなアプローチは、割り込みコアレッシングがより広範なアプリケーションの範囲（例えば、高品質ビデオストリーミング）から利益を得ることを可能にする。

図４は、実施例による割り込みコアレッシングウィンドウサイズ（割り込みコアレッシング期間ともここでは参照される）及びタイムアウト期間の適応化を提供するためのコンポーネントのブロック図を示す。実施例では、図４は、ロジック１６０のいくつかのコンポーネント（例えば、アイテム４０４、４０８及び４１０）を示す。スループット情報は、図４に示されるように、ＯＳ４０２（例えば、アプリケーションなどから）から直接取得できるし、又はプラットフォームにおいて利用可能な他の情報（Ｗｉ−Ｆｉ ＮＩＣ４０６などからのトラフィック統計又はファームウェアにおいて観察される割り込み動作など）に基づき推定することもできる（例えば、スループット推定ロジック４０４などによって）。

スループット情報（及び／又はトラフィックロード、スループット目標、電力プロファイル、残りのバッテリ寿命、ユーザの嗜好、実行中のアプリケーションのタイプ（例えば、３Ｄゲーム、インターネット電話など）などの他の各種特性）に基づき、判定手段４０８は、スループットレベルを維持しながら、プラットフォーム電力セービングを最大化することが可能な最適なウィンドウサイズを決定する。いくつかの実施例では、異なるスループット値に対して最適なコアレッシングパラメータのセット（例えば、タイムアウト期間及び割り込みコアレッシング期間）が、電力及びパフォーマンスのオフラインプロファイリングから取得可能であり、これはオンライン検索のためテーブルに記憶されてもよい。例えば、実施例では、システム設計者はまず、異なるスループット範囲について最適なコアレッシングウィンドウ値を計算し、それからランタイム適応化のためルックアップテーブルを構築することができる。また、コアレッシングパラメータ判定手段４０８は、推定されるスループットに基づき、テーブルからランタイムで最適なパラメータを迅速に検出できる。それから、コアレッシングエンジン４１０が、判定手段４０８により決定されたような最適なコアレッシングウィンドウを利用して、入力される割り込み４１２をバッファリングし始める。

割り込みコアレッシング期間の経過後、コアレッシングされた割り込み４１４は、バーストなど割り込みハンドリングのための宛先となるプロセッサコア４１８のＬＡＰＩＣ（Ｌｏｃａｌ Ａｄｖａｎｃｅｄ Ｐｒｏｇｒａｍｍｉｎｇ Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）４１６に送信される。従って、コアレッシングウィンドウ内では、プロセッサ／プラットフォームはディープスリープ状態（例えば、Ｃ６／Ｓ０ｉｘ）に入ることが可能であり、これにより、プラットフォーム消費を有意に低減する。

図５は、一実施例によるコアレッシングウィンドウ適応化方法５００のフロー図を示す。実施例では、図５は、コアレッシングパラメータ最適化のための一例となる方法を示す。いくつかの実施例では、図１〜４及び６〜８を参照して説明される各種コンポーネントが、図５を参照して説明される処理の１つ以上を実行するのに利用されてもよい。例えば、ロジック１６０は、１つ以上のデバイスに対する割り込みコアレッシングを動的に制御し、及び／又は方法５００を参照して説明される処理の１つ以上を実行するのに利用されてもよい。

図１〜５を参照して、スループットが処理５０２において推定されると、判定手段（例えば、ロジック４０８）は、処理５０４においてコアレッシングパラメータを調整し（例えば、オフラインプロファイラからのルックアップテーブルに基づき）、処理５０６においてスループットパフォーマンスのモニタリングを開始する。さらに、スループット推定は、（図１〜４などを参照して）上述された技術を利用して実行可能である。スループットが処理５０８において所定の閾値より大きく変化した場合（例えば、１Ｍｂｐｓ）、それは、コアレッシングパラメータが再調整される必要があることを示しうる。このため、実施例では、スループットモニタリングロジックは、何れか意味のあるスループット変化を検出するためスループットを継続的にモニタリングする。スループットの変化が処理５０８において検出されると（例えば、ある閾値を超える）、コアレッシングパラメータは再調整され、方法５００は当該サイクルを繰り返す。

スループット推定に関して説明されるように、スループットは異なる方法でモニタリングされてもよい。例えば、ＯＳは、スループット情報を定期的に提供可能である。Ｗｉ−Ｆｉ ＮＩＣはまた、スループット変化のためのヒント（例えば、ＮＩＣにおけるＲＸ／ＴＸ（Ｒｅｃｅｉｖｅ／Ｔｒａｎｓｍｉｔ）キュー占有率など）を提供してもよい。さらに、スループットは、（スループットに相関しうる）毎秒毎の割り込み数の変化などの割り込み動作に基づきモニタリングされてもよい。例えば、コアレッシングエンジンは、コアレッシングを周期的にオフし、スループットの変化を検出するため割り込み動作をモニタリングしてもよい。

割り込みコアレッシングは、提供されたスループットを低い及びやや高いスループット範囲（例えば、＜２１Ｍｂｐｓ）に維持してもよい。しかしながら、実現される（測定）スループットは、提供されるスループット（すなわち、送信側からのパッカの送信レート）が過剰な割り込みコアレッシング（又はパケットキュー）により維持されない可能性があるため、高いスループット範囲（例えば、３０Ｍｂｐｓ及び４０Ｍｂｐｓ）において劣化し始めるかもしれない。例えば、３０Ｍｂｐｓでは、８ｍｓのコアレッシングウィンドウによる割り込みコアレッシングは、（“ＢＥＣなし”と比較して）スループットパフォーマンスに苦しむが、５ｍｓのコアレッシングウィンドウによる割り込みコアレッシングは依然として提供されたスループットを提供する。従って、コアレッシングウィンドウを適応化するためのいくつかの実施例は、スループットパフォーマンスを損なうことなく、プラットフォーム電力セービングを最大化しうる。さらに、ここでの説明は通信サブシステム（Ｗｉ−Ｆｉなど）に着目するが、このような具体的な説明は実施例の適用性を限定せず、各種実施例が何れかのタイプの計算システム、コンポーネント及びデバイスに適用されてもよい。また、割り込みコアレッシング機構は、例えば、それの実現可能性及び効率性に依存して、ソフトウェア（例えば、ＯＳ及び／又はソフトウェアアプリケーション）により、又はハードウェア／ファームウェアによりロジックにおいて実現可能である。

図６は、実施例による計算システム６００のブロック図を示す。計算システム６００は、相互接続ネットワーク（又はバス）６０４を介し通信する１つ以上の中央処理ユニット（ＣＰＵ）６０２又はプロセッサを有してもよい。プロセッサ６０２は、汎用プロセッサ、ネットワークプロセッサ（コンピュータネットワーク６０３を介し通信されるデータを処理する）、又は他のタイプのプロセッサ（ＲＩＳＣ（Ｒｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）プロセッサ又はＣＩＳＣ（Ｃｏｍｐｌｅｘ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）を含む）を有してもよい。

さらに、プロセッサ６０２は、シングルコア又はマルチコア設計を有してもよい。マルチコア設計によるプロセッサ６０２は、同一の集積回路（ＩＣ）ダイ上に異なるタイプのプロセッサコアを統合してもよい。また、マルチコア設計によるプロセッサ６０２は、対称的又は非対称的マルチプロセッサとして実現されてもよい。実施例では、プロセッサ６０２の１つ以上が図１のプロセッサ１０２と同一又は同様のものであってもよい。例えば、システム６００の１つ以上のコンポーネントは、ロジック１６０（例えば、図６に示されるような）及び図１〜５を参照して説明された他のコンポーネントを有してもよい。また、図１〜５を参照して説明される処理は、システム６００の１つ以上のコンポーネントによって実行されてもよい。

チップセット６０６はまた、相互接続ネットワーク６０４と通信してもよい。チップセット６０６は、Ｇｒａｐｈｉｃｓ ａｎｄ Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌ Ｈｕｂ（ＧＭＣＨ）６０８を有してもよい。ＧＭＣＨ６０８は、メモリ６１２（図１のメモリ１１４と同一又は同様のものであってもよい）と通信するメモリコントローラ６１０を有してもよい。メモリ６１２は、ＣＰＵ６０２又は計算システム６００に含まれる他の何れかのデバイスにより実行されてもよい命令シーケンスを含むデータを記憶してもよい。一実施例では、メモリ６１２は、ランダム・アクセス・メモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、又は他のタイプの記憶デバイスなどの１つ以上の揮発性記憶（又はメモリ）デバイスを含むものであってもよい。ハードディスクなどの不揮発性メモリがまた利用されてもよい。複数のＣＰＵ及び／又は複数のシステムメモリなどの更なるデバイスが、相互接続ネットワーク６０４を介し通信してもよい。

ＧＭＣＨ６０８はまた、ディスプレイデバイス６１６と通信するグラフィクスインタフェース６１４を有してもよい。一実施例では、グラフィクスインタフェース６１４は、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）を介しディスプレイデバイス６１６と通信してもよい。実施例では、ディスプレイ６１６（フラットパネルディスプレイなど）は、ビデオメモリ又はシステムメモリなどの記憶デバイスに記憶される画像のデジタル表現をディスプレイ６１６により解釈及び表示されるディスプレイ信号に変換する信号コンバータなどを介し、グラフィクスインタフェース６１４と通信してもよい。ディスプレイデバイスにより生成されるディスプレイ信号は、ディスプレイ６１６に解釈されて以降に表示される前に、各種制御デバイスを通過しうる。

ハブインタフェース６１８は、ＧＭＣＨ６０８及び入出力制御は部（ＩＣＨ）６２０が通信することを可能にしうる。ＩＣＨ６２０は、計算システム６００と通信するＩ／Ｏデバイスとのインタフェースを提供しうる。ＩＣＨ６２０は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）ブリッジ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）コントローラ、又は他のタイプの周辺ブリッジ又はコントローラなどの周辺ブリッジ（又はコントローラ）６２４を介しバス６２２と通信してもよい。ブリッジ６２４は、ＣＰＵ６０２と周辺デバイスとの間のデータパスを提供しうる。他のタイプのトポロジーが利用されてもよい。また、複数のバスが、複数のブリッジ又はコントローラなどを介しＩＣＨ６２０と通信してもよい。さらに、ＩＣＨ６２０と通信可能な他の周辺デバイスは、各種実施例では、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）又はＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）ハードドライブ、ＵＳＢポート、キーボード、マウス、パラレルポート、シリアルポート、フロッピー（登録商標）ディスクドライブ、デジタル出力サポート（例えば、デジタル・ビデオ・インタフェース（ＤＶＩ））又は他のデバイスを含む。

バス６２２は、オーディオデバイス６２６、１つ以上のディスクドライブ６２８及びネットワークインタフェースデバイス６３０（コンピュータネットワーク６０３と通信可能である）と通信してもよい。他のデバイスは、バス６２２を介し通信してもよい。また、各種コンポーネント（ネットワークインタフェースデバイス６３０など）は、いくつかの実施例ではＧＭＣＨ６０８と通信してもよい。さらに、プロセッサ６０２及びＧＭＣＨ６０８は、単一のチップを形成するよう組み合わされてもよく、及び／又はＧＭＣＨ６０８の一部又は全体がプロセッサ６０２（例えば、チップセット６０６にＧＭＣＨ６０８を含める代わりに）に含まれてもよい。さらに、グラフィックアクセラレータ６１６が、他の実施例ではＧＭＣＨ６０８内に含まれてもよい。

さらに、計算システム６００は、揮発性及び／又は不揮発性メモリ（又はストレージ）を有してもよい。例えば、不揮発性メモリは、以下の１つ以上、すなわち、読み出し専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電子的ＥＰＲＯＭ（ＥＥＰＲＯＭ）、ディスクドライブ（６２８など）、フロッピー（登録商標）ディスク、コンパクトディスクＲＯＭ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、フラッシュメモリ、光磁気ディスク、又は電子データ（命令などを含む）を記憶可能な他のタイプの不揮発性機械可読媒体を含むものであってもよい。

図７は、実施例によるポイント・ツー・ポイント（ＰｔＰ）コンフィギュレーションにより構成される計算システム７００を示す。特に、図７は、プロセッサ、メモリ及び入出力デバイスが複数のポイント・ツー・ポイントインタフェースによって相互接続されるシステムを示す。図１〜６を参照して説明される処理は、システム７００の１つ以上のコンポーネントによって実行されてもよい。

図７に示されるように、システム７００は複数のプロセッサを有してもよく、簡単化のため、そのうちの２つのプロセッサ７０２，７０４のみが示される。プロセッサ７０２，７０４のそれぞれは、メモリ７１０，７１２との通信を可能にするためのローカルメモリコントローラハブ（ＭＣＨ）７０６，７０８を有してもよい。メモリ７１０及び／又は７１２は、図６のメモリ６１２を参照して説明されるものなどの各種データを記憶してもよい。

実施例では、プロセッサ７０２，７０４は図６を参照して説明されたプロセッサ６０２の１つであってもよい。プロセッサ７０２，７０４はそれぞれ、ＰｔＰインタフェース回路７１６，７１８を利用してポイント・ツー・ポイント（ＰｔＰ）インタフェース７１４を介しデータを交換してもよい。また、プロセッサ７０２，７０４はそれぞれ、ポイント・ツー・ポイントインタフェース回路７２６，７２８，７３０，７３２を利用して個々のＰｔＰインタフェース７２２，７２４を介しチップセット７２０とデータを交換してもよい。チップセット７２０は更に、例えば、ＰｔＰインタフェース回路７３７を利用して、グラフィックインタフェース７３６を介しグラフィック回路７３４とデータを交換してもよい。

少なくとも１つの実施例は、プロセッサ７０２，７０４内に備えられてもよい。例えば、システム７００の１つ以上のコンポーネントは、プロセッサ７０２，７０４内に配置されることを含む図１〜６のロジック１６０を有してもよい。しかしながら、他の実施例は図７のシステム７００内の他の回路、ロジックユニット又はデバイスに存在してもよい。さらに、他の実施例は、図７に示される複数の回路、ロジックユニット又はデバイス全体に分散されてもよい。

チップセット７２０は、ＰｔＰインタフェース回路７４１を利用してバス７４０と通信してもよい。バス７４０は、バスブリッジ７４２及び／又はＩ／Ｏデバイス７４３などの１つ以上のデバイスと通信してもよい。バス７４４を介し、バスブリッジ７４２は、キーボード／マウス７４５、通信デバイス７４６（モデム、ネットワークインタフェースデバイス又はコンピュータネットワーク６０３と通信可能な他の通信デバイスなど）、オーディオＩ／Ｏデバイス７４７及び／又はデータ記憶デバイス７４８などの他のデバイスと通信してもよい。データ記憶デバイス７４８は、プロセッサ７０２及び／又は７０４により実行可能なコード７４９を記憶してもよい。

いくつかの実施例では、ここに説明されるコンポーネントの１つ以上は、システム・オン・チップ（ＳＯＣ）デバイスとして実現可能である。図８は、実施例によるＳＯＣパッケージのブロック図を示す。図８に示されるように、ＳＯＣ８０２は、１つ以上の中央処理ユニット（ＣＰＵ）コア８２０、１つ以上のグラフィックプロセッサユニット（ＧＰＵ）コア８３０、入出力（Ｉ／Ｏ）インタフェース８４０及びメモリコントローラ８４２を有する。ＳＯＣパッケージ８０２の各種コンポーネントは、他の図を参照してここに説明されるようなインターコネクト又はバスに接続されてもよい。また、ＳＯＣパッケージ８０２は、他の図を参照してここに説明されるものなどのより多くの又はより少ないコンポーネントを有してもよい。さらに、ＳＯＣパッケージ８２０の各コンポーネントは、ここで他の図を参照して説明されるような１つ以上の他のコンポーネントを有してもよい。一実施例では、ＳＯＣパッケージ８０２（及びそれのコンポーネント）は、単一の半導体デバイスにパッケージングされる１つ以上の集積回路（ＩＣ）ダイ上に備えられる。

図８に示されるように、ＳＯＣパッケージ８０２は、メモリコントローラ８４２を介しメモリ８６０（他の図を参照してここに説明されるメモリと同様又は同一であってもよい）に接続される。実施例では、メモリ８６０（又はそれの一部）はＳＯＣパッケージ８０２上に一体化可能である。

Ｉ／Ｏインタフェース８４０は、例えば、他の図を参照してここで説明されるような相互接続及び／又はバスを介し１つ以上のＩ／Ｏデバイス８７０に接続されてもよい。Ｉ／Ｏデバイス８７０は、キーボード、マウス、タッチパッド、ディスプレイ、イメージ／ビデオキャプチャデバイス（カメラ又はカムコーダ／ビデオレコーダなど）、タッチ画面、スピーカなどの１つ以上を有してもよい。さらに、ＳＯＣパッケージ８０２は、実施例においてロジック１６０を有してもよい／一体化してもよい。あるいは、ロジック１６０は、ＳＯＣパッケージ８０２の外部に備えられてもよい（すなわち、離散的なロジックとして）。

以下の具体例は更なる実施例に関する。具体例１は、少なくとも部分的にハードウェアにより実現され、通信スループットに少なくとも部分的に基づき１つ以上の割り込みのバッファリングをするロジックを有する装置であって、前記ロジックは、割り込みコアレッシング期間の経過に応答して前記１つ以上のバッファリングされた割り込みの少なくとも１つのリリースをする装置を有する。具体例２は、前記ロジックは、１つ以上のパラメータに少なくとも部分的に基づき前記１つ以上の割り込みのバッファリングをし、前記１つ以上のパラメータは、タイムアウト期間及び前記割り込みコアレッシング期間の１つ以上を有する、具体例１の装置を有する。具体例３は、前記ロジックは、前記１つ以上の割り込みに先行する割り込みの検出に続く前記タイムアウト期間の経過後に前記１つ以上の割り込みのバッファリングをする、具体例２の装置を有する。具体例４は、前記ロジックは、前記割り込みコアレッシング期間の期間中及び前記タイムアウト期間の経過後に前記１つ以上の割り込みのバッファリングをする、具体例２の装置を有する。具体例５は、システムダイナミクス情報に基づき前記１つ以上のパラメータを調整するロジックを有する、具体例２の装置を有する。具体例６は、前記システムダイナミクス情報は、トラフィックロード、スループット目標、電力プロファイル、残りのバッテリ寿命、ユーザの嗜好及び実行中のアプリケーションのタイプの１つ以上を有する、具体例５の装置を有する。具体例７は、オペレーティングシステムからの情報に基づき前記通信スループットを提供するロジックを有する、具体例１の装置を有する。具体例８は、当該装置を含むプラットフォームにおいて利用可能な情報に基づき前記通信スループットを推定するロジックを有する、具体例１の装置を有する。具体例９は、前記情報は、ファームウェアにおいて観察された割り込み動作情報及びネットワークデバイスからのトラフィック統計の１つ以上を有する、具体例８の装置を有する。具体例１０は、無線ネットワークデバイスからの情報に基づき前記通信スループットを推定するロジックを有する、具体例１の装置を有する。具体例１１は、複数のスループット値のための複数の割り込みコアレッシング時間値を有するテーブルを記憶するメモリを更に有する、具体例１の装置を有する。具体例１２は、前記ロジックは、スループットモニタリング情報に基づき前記１つ以上の割り込みのバッファリングの頻度を調整する、具体例１の装置を有する。具体例１３は、前記ロジックは、スループットモニタリング情報に基づき前記１つ以上の割り込みのバッファリングの期間を調整する、具体例１の装置を有する。具体例１４は、前記ロジックは、前記割り込みコアレッシング期間の経過に応答して、バーストとして前記１つ以上のバッファリングされた割り込みの少なくとも１つをリリースする、具体例１の装置を有する。具体例１５は、前記ロジックは、プロセッサコア宛ての前記１つ以上の割り込みのバッファリングをする、具体例１の装置を有する。具体例１６は、前記ロジック、１つ以上のプロセッサコア及びメモリは、単一の集積回路ダイ上に配置される、具体例１の装置を有する。

具体例１７は、通信スループットに少なくとも部分的に基づき１つ以上の割り込みのバッファリングをするステップと、割り込みコアレッシング期間の経過に応答して、前記１つ以上のバッファリングされた割り込みの少なくとも１つをリリースするステップと、を有する方法を有する。具体例１８は、前記１つ以上の割り込みのバッファリングをするステップは、１つ以上のパラメータに少なくとも部分的に基づき実行され、当該方法は更に、システムダイナミクス情報に基づき前記１つ以上のパラメータを調整するステップを有する、具体例１７の方法を有する。具体例１９は、オペレーティングシステム、ファームウェアにおいて観察される割り込み動作情報及びネットワークデバイスからのトラフィック統計の１つ以上からの情報に基づき前記通信スループットを提供するステップを更に有する、具体例１７の方法を有する。具体例２０は、無線ネットワークデバイスからの情報に基づき前記通信スループットを決定するステップを更に有する、具体例１７の方法を有する。具体例２１は、メモリにテーブルを記憶するステップを更に有し、前記テーブルは、複数のスループット値のための複数の割り込みコアレッシング時間値を有する、具体例１７の方法を有する。

具体例２２は、プロセッサ上で実行されると、具体例１７乃至２１何れかの１つ以上をプロセッサに実行させる１つ以上の命令を有するコンピュータ可読媒体を有する。

具体例２３は、無線ネットワークデバイス及びバッテリと、少なくとも部分的にハードウェアにより実現され、通信スループットに少なくとも部分的に基づき１つ以上の割り込みのバッファリングをするロジックを有するプロセッサと、を有するシステムであって、前記ロジックは、割り込みコアレッシング期間の経過に応答して、前記１つ以上のバッファリングされた割り込みの少なくとも１つのリリースをするシステムを有する。具体例２４は、前記ロジックは、１つ以上のパラメータに少なくとも部分的に基づき前記１つ以上の割り込みのバッファリングをし、前記１つ以上のパラメータは、タイムアウト期間及び前記割り込みコアレッシング期間の１つ以上を有する、具体例２３のシステムを有する。具体例２５は、前記ロジックは、前記割り込みコアレッシング期間の期間中及び前記タイムアウト期間の経過後に前記１つ以上の割り込みのバッファリングをする、具体例２４のシステムを有する。具体例２６は、無線ネットワークデバイスからの情報に基づき前記通信スループットを決定するロジックを有する、具体例２３のシステムを有する。

具体例２７は、エネルギー効率的なモバイルプラットフォームのための適応的割り込みコアレッシングを提供する装置であって、当該装置は、通信スループットに少なくとも部分的に基づき１つ以上の割り込みのバッファリングをする手段と、割り込みコアレッシング期間の経過に応答して１つ以上のバッファリングされた割り込みの少なくとも１つをリリースする手段とを有する装置を有する。具体例２８は、１つ以上の割り込みのバッファリングをする手段は、１つ以上のパラメータに少なくとも部分的に基づき動作し、当該方法は更に、システムダイナミクス情報に基づき１つ以上のパラメータを調整するステップを有する、具体例２７の装置を有する。具体例２９は、オペレーティングシステム、ファームウェアにおいて観察される割り込み動作情報及びネットワークデバイスからのトラフィック統計の１つ以上からの情報に基づき通信スループットを提供する手段を更に有する、具体例２７の装置を有する。具体例３０は、無線ネットワークデバイスからの情報に基づき通信スループットを決定する手段を更に有する、具体例２７の装置を有する。具体例２７の装置は、メモリにテーブルを記憶する手段を更に有し、テーブルは、複数のスループット値のための複数の割り込みコアレッシング時間値を有する。

各種実施例では、図１〜８などを参照してここで説明された処理は、ハードウェア（例えば、論理回路）、ソフトウェア、ファームウェア又はこれらの組み合わせとして実現されてもよく、コンピュータにここで説明された処理を実行するようプログラムするのに利用される命令（又はソフトウェア手順）を記憶した（例えば、非一時的）機械可読又はコンピュータ可読媒体を含むコンピュータプログラムとして提供されてもよい。機械可読媒体は、図１〜８に関して説明されたものなどの記憶デバイスを有してもよい。

さらに、このようなコンピュータ可読媒体はコンピュータプログラムとしてダウンロードされてもよく、当該プログラムは通信リンク（バス、モデム又はネットワーク接続など）を介し搬送波又は他の伝搬媒体により実現されるデータ信号によって、リモートコンピュータ（サーバなど）から要求元のコンピュータ（クライアントなど）へ伝送されてもよい。

明細書における“一実施例”、“実施例”又は“いくつかの実施例”という参照は、当該実施例に関して説明された特定の特徴、構成又は特性が少なくとも実現形態に含まれうることを意味する。明細書の様々な箇所における“一実施例では”という表現の出現は、全てが必ずしも同一の実施例を参照しなくてもよいし、参照してもよい。

また、説明及び請求項では、“結合”及び“接続”という用語が、それらの派生語と共に利用されうる。いくつかの実施例では、“接続”は、２つ以上の要素が互いに直接的な物理的又は電気的接触状態にあることを示すのに利用されうる。“結合”は、２つ以上の要素が直接的な物理的又は電気的接触状態にあることを意味しうる。しかしながら、“結合”はまた、２つ以上の要素が互いに直接的な接触状態にないが、依然として互いに連係又は相互作用しうることを意味する。

以上、実施例が構造的な特徴及び／又は方法の処理に固有の言語により説明されたが、請求された主題は説明された特定の特徴又は処理に限定されないことが理解されるべきである。むしろ、特定の特徴及び処理は、請求された主題を実現するサンプルの形態として開示される。