特開 2015-11284 液晶表示装置、液晶表示装置の駆動方法及び液晶表示装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-11284(P2015-11284A)

(43)【公開日】2015年1月19日

(54)【発明の名称】液晶表示装置、液晶表示装置の駆動方法及び液晶表示装置の製造方法

(51)【国際特許分類】

   G02F 1/1343 20060101AFI20141216BHJP

   G02F 1/133 20060101ALI20141216BHJP

   G02F 1/1368 20060101ALI20141216BHJP

   H01L 29/786 20060101ALI20141216BHJP

   G09G 3/36 20060101ALI20141216BHJP

   G09G 3/20 20060101ALI20141216BHJP

【ＦＩ】

   G02F1/1343

   G02F1/133 550

   G02F1/1368

   H01L29/78 612C

   G09G3/36

   G09G3/20 624C

   G09G3/20 621B

   G09G3/20 611D

   G09G3/20 622J

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

【全頁数】19

(21)【出願番号】特願2013-138390(P2013-138390)

(22)【出願日】2013年7月1日

(71)【出願人】

【識別番号】506087819

【氏名又は名称】パナソニック液晶ディスプレイ株式会社

(74)【代理人】

【識別番号】110000154

【氏名又は名称】特許業務法人はるか国際特許事務所

(72)【発明者】

【氏名】小野 記久雄

【テーマコード（参考）】

2H092

2H192

2H193

5C006

5C080

5F110

【Ｆターム（参考）】

2H092GA14

2H092GA64

2H092JA26

2H092JA28

2H092JA34

2H092JA37

2H092JA41

2H092JA47

2H092JB22

2H092JB31

2H092JB64

2H092JB69

2H092NA23

2H092NA25

2H092PA06

2H092PA08

2H092PA09

2H192AA24

2H192BB12

2H192CB05

2H192CC04

2H192DA02

2H192EA22

2H192GA03

2H192JA33

2H193ZA04

2H193ZA07

2H193ZC07

2H193ZC13

2H193ZD13

2H193ZF21

2H193ZF31

2H193ZP03

2H193ZP13

5C006AA16

5C006AA22

5C006AC22

5C006AC25

5C006AC26

5C006AF42

5C006AF59

5C006BA19

5C006BB16

5C006BC03

5C006BC06

5C006FA25

5C006FA47

5C080AA10

5C080BB05

5C080CC03

5C080DD10

5C080DD26

5C080EE29

5C080EE30

5C080FF11

5C080FF12

5C080JJ03

5C080JJ06

5F110BB02

5F110CC07

5F110DD19

5F110EE02

5F110EE03

5F110EE04

5F110EE06

5F110EE07

5F110EE14

5F110FF03

5F110FF29

5F110GG02

5F110GG15

5F110HK03

5F110HK04

5F110HK06

5F110HK07

5F110HK21

5F110HK22

5F110NN04

5F110NN24

5F110NN73

5F110QQ02

(57)【要約】

【課題】ＩＰＳ方式の液晶表示装置において、表示特性の向上を図る。
【解決手段】第１及び第２の透明基板ＳＵＢ２を備え、第２の透明基板ＳＵＢ２には、複数のゲート信号線ＧＬと、複数のデータ信号線ＤＬと、複数の画素のそれぞれに対応して配置された複数の画素電極ＰＩＴと、画素電極ＰＩＴに対向配置された複数の共通電極ＣＩＴと、画素電極ＰＩＴに対向配置された複数の透明付加容量電極ＣＡＤＩＴと、が形成されており、各画素において、透明付加容量電極ＣＡＤＩＴの少なくとも一部は、平面視で、隣り合う２本のゲート信号線ＧＬの間に配置されているとともに、透明付加容量電極ＣＡＤＩＴは該ゲート信号線ＧＬに電気的に接続されており、かつ、複数の画素電極ＰＩＴはゲート絶縁膜ＧＳＮを介して複数の透明付加容量電極ＣＡＤＩＴに積層され、複数の共通電極ＣＩＴは保護絶縁膜ＰＡＳを介して複数の画素電極ＰＩＴに積層されている。
【選択図】図３

【特許請求の範囲】

【請求項1】

液晶を介して対向配置された、表示面側の第１基板と背面側の第２基板とを備え、
前記第２基板には、複数のゲート信号線と、複数のデータ信号線と、該ゲート信号線が延在する行方向及び該データ信号線が延在する列方向に形成される複数の画素のそれぞれに対応して配置された複数の画素電極と、該複数の画素電極に対して表示面側に対向配置された複数の共通電極と、該複数の画素電極に対して背面側に対向配置された複数の透明電極と、が形成されており、
前記複数の画素のそれぞれにおいて、前記透明電極の少なくとも一部は、平面視で、隣り合う２本のゲート信号線の間に配置されているとともに、該透明電極は該ゲート信号線に電気的に接続されており、かつ、
前記複数の画素電極は第１絶縁膜を介して前記複数の透明電極に積層され、前記複数の共通電極は第２絶縁膜を介して前記複数の画素電極に積層されている、ことを特徴とする液晶表示装置。

【請求項2】

前記複数のゲート信号線は、前記複数の透明電極上に形成されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項3】

前記透明電極は、前記ゲート信号線と同層に形成されているとともに、該ゲート信号線から走査方向に延伸していることを特徴とする請求項１に記載の液晶表示装置。

【請求項4】

前記複数の画素のそれぞれにおいて、前記透明電極は、該透明電極が配置されている画素を駆動するためのゲート信号線よりも前に走査されるゲート信号線に電気的に接続されており、
前記複数の画素のそれぞれは、隣り合う２本のゲート信号線のうち走査方向側に配置されているゲート信号線により駆動することを特徴とする請求項１から３の何れか１項に記載の液晶表示装置。

【請求項5】

前記複数の画素のそれぞれにおいて、前記透明電極の行方向の幅が、前記画素電極の行方向の幅よりも大きいことを特徴とする請求項１から４の何れか１項に記載の液晶表示装置。

【請求項6】

前記複数の共通電極は、平面視で前記データ信号線を覆うように列方向に延在して配置された複数のシールド共通電極を含み、
前記複数の画素のそれぞれにおいて、
前記データ信号線の行方向の端部から前記透明電極の行方向の端部までの距離をｔ１、前記データ信号線の行方向の端部から前記画素電極の行方向の端部までの距離をｔ２、前記データ信号線の行方向の端部から前記シールド共通電極の行方向の端部までの距離をｔ３、とすると、
ｔ１＜ｔ２＜ｔ３の関係を満たすことを特徴とする請求項５に記載の液晶表示装置。

【請求項7】

前記第２基板には、ガラス基板側から、前記複数の透明電極と、前記複数のゲート信号線と、第１絶縁膜と、互いに同層に形成された前記複数のデータ信号線及び前記複数の画素電極と、第２絶縁膜と、前記複数の共通電極と、がこの順に積層されていることを特徴とする請求項１から６の何れか１項に記載の液晶表示装置。

【請求項8】

前記複数の画素電極、前記複数の共通電極、及び前記複数の透明電極は、同一の透明金属材料で形成されていることを特徴とする請求項１から７の何れか１項に記載の液晶表示装置。

【請求項9】

前記複数の共通電極のそれぞれには、開口部が形成されていることを特徴とする請求項１から８の何れか１項に記載の液晶表示装置。

【請求項10】

液晶を介して対向配置された、表示面側の第１基板と背面側の第２基板とを備え、
前記第２基板には、複数のゲート信号線と、複数のデータ信号線と、該ゲート信号線が延在する行方向及び該データ信号線が延在する列方向に形成される複数の画素のそれぞれに対応して配置された複数の画素電極と、該複数の画素電極に対して表示面側に対向配置された複数の共通電極と、該複数の画素電極に対して背面側に対向配置された複数の透明電極と、が形成されており、
前記複数の画素のそれぞれにおいて、前記透明電極の少なくとも一部は、平面視で、隣り合う２本のゲート信号線の間に配置されているとともに、該透明電極は該ゲート信号線に電気的に接続されており、かつ、
前記複数の画素電極は第１絶縁膜を介して前記複数の透明電極に積層され、前記複数の共通電極は第２絶縁膜を介して前記複数の画素電極に積層されている、液晶表示装置の駆動方法であって、
前記複数の画素に印加する画素電圧の極性を、それぞれの画素列においては同一としつつ、画素列毎に反転させることを特徴とする液晶表示装置の駆動方法。

【請求項11】

基板上に、透明電極を形成する工程と、
前記透明電極の一部の上に、ゲート信号線を形成する工程と、
前記透明電極及び前記ゲート信号線を覆うように第１絶縁膜を形成する工程と、
前記第１絶縁膜を介して前記透明電極に重なるように、前記第１絶縁膜上に画素電極を形成する工程と、
前記画素電極を覆うように第２絶縁膜を形成する工程と、
前記第２絶縁膜上に共通電極を形成する工程と、を含む、
ことを特徴とする液晶表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に関し、特には、ＩＰＳ（In Plane Switching）方式の液晶表示装置、その駆動方法及び製造方法に関する。

【背景技術】

【0002】

ＩＰＳ方式の液晶表示装置は、液晶を介して対向配置される一対の基板のうち一方の基板における液晶側の各画素領域に、画素電極と共通電極とを備えて構成されている。この構成において、画素電極と共通電極との間に、基板に平行な方向の電界（横電界）を発生させて、横電界を液晶に印加して液晶を駆動させることにより、画素電極と共通電極との間の領域を透過する光の量を制御して画像表示を行う。ＩＰＳ方式の液晶表示装置は、表示面に対して斜め方向から観察しても表示に変化の少ない、いわゆる広視野角特性に優れているという利点がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０−９００４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、近年、液晶表示パネルの高精細化に伴い、画素領域の面積は益々小さくなっている。そのため、画素電極と共通電極との間の保持容量が不十分となるおそれがある。この点に関し、例えば特許文献１には、画素電極の上方及び下方のそれぞれに共通電極を配置することにより、画素電極と共通電極との間の保持容量を増大させる技術が提案されている。

【0005】

しかしながら、特許文献１に開示された画素構造は、画素電極と共通電極との間の保持容量を増大させる観点からも、画素領域内を透過する光量を高める観点からも、画素電極と他の導電部材との間の寄生容量を減らす観点からも、表示特性の向上にはまだまだ改善の余地を残している。

【0006】

本発明は、上記実情に鑑みてなされたものであり、その目的は、ＩＰＳ方式の液晶表示装置において、表示特性の向上を図ることにある。

【課題を解決するための手段】

【0007】

本発明に係る液晶表示装置は、上記課題を解決するために、液晶を介して対向配置された、表示面側の第１基板と背面側の第２基板とを備え、前記第２基板には、複数のゲート信号線と、複数のデータ信号線と、該ゲート信号線が延在する行方向及び該データ信号線が延在する列方向に形成される複数の画素のそれぞれに対応して配置された複数の画素電極と、該複数の画素電極に対して表示面側に対向配置された複数の共通電極と、該複数の画素電極に対して背面側に対向配置された複数の透明電極と、が形成されており、前記複数の画素のそれぞれにおいて、前記透明電極の少なくとも一部は、平面視で、隣り合う２本のゲート信号線の間に配置されているとともに、該透明電極は該ゲート信号線に電気的に接続されており、かつ、前記複数の画素電極は第１絶縁膜を介して前記複数の透明電極に積層され、前記複数の共通電極は第２絶縁膜を介して前記複数の画素電極に積層されている、ことを特徴とする。

【0008】

本発明に係る液晶表示装置では、前記複数のゲート信号線は、前記複数の透明電極上に形成されていることが好ましい。

【0009】

本発明に係る液晶表示装置では、前記透明電極は、前記ゲート信号線と同層に形成されているとともに、該ゲート信号線から走査方向に延伸していることが好ましい。

【0010】

本発明に係る液晶表示装置では、前記複数の画素のそれぞれにおいて、前記透明電極は、該透明電極が配置されている画素を駆動するためのゲート信号線よりも前に走査されるゲート信号線に電気的に接続されており、前記複数の画素のそれぞれは、隣り合う２本のゲート信号線のうち走査方向側に配置されているゲート信号線により駆動することが好ましい。

【0011】

本発明に係る液晶表示装置では、前記複数の画素のそれぞれにおいて、前記透明電極の行方向の幅が、前記画素電極の行方向の幅よりも大きい構成とすることもできる。

【0012】

本発明に係る液晶表示装置では、前記複数の共通電極は、平面視で前記データ信号線を覆うように列方向に延在して配置された複数のシールド共通電極を含み、前記複数の画素のそれぞれにおいて、前記データ信号線の行方向の端部から前記透明電極の行方向の端部までの距離をｔ１、前記データ信号線の行方向の端部から前記画素電極の行方向の端部までの距離をｔ２、前記データ信号線の行方向の端部から前記シールド共通電極の行方向の端部までの距離をｔ３、とすると、ｔ１＜ｔ２＜ｔ３の関係を満たすことが好ましい。

【0013】

本発明に係る液晶表示装置では、前記第２基板には、ガラス基板側から、前記複数の透明電極と、前記複数のゲート信号線と、第１絶縁膜と、互いに同層に形成された前記複数のデータ信号線及び前記複数の画素電極と、第２絶縁膜と、前記複数の共通電極と、がこの順に積層されていることが好ましい。

【0014】

本発明に係る液晶表示装置では、前記複数の画素電極、前記複数の共通電極、及び前記複数の透明電極は、同一の透明金属材料で形成されていることが好ましい。

【0015】

本発明に係る液晶表示装置では、前記複数の共通電極のそれぞれには、開口部が形成されていることが好ましい。

【0016】

本発明に係る液晶表示装置の駆動方法は、上記課題を解決するために、液晶を介して対向配置された、表示面側の第１基板と背面側の第２基板とを備え、前記第２基板には、複数のゲート信号線と、複数のデータ信号線と、該ゲート信号線が延在する行方向及び該データ信号線が延在する列方向に形成される複数の画素のそれぞれに対応して配置された複数の画素電極と、該複数の画素電極に対して表示面側に対向配置された複数の共通電極と、該複数の画素電極に対して背面側に対向配置された複数の透明電極と、が形成されており、前記複数の画素のそれぞれにおいて、前記透明電極の少なくとも一部は、平面視で、隣り合う２本のゲート信号線の間に配置されているとともに、該透明電極は該ゲート信号線に電気的に接続されており、かつ、前記複数の画素電極は第１絶縁膜を介して前記複数の透明電極に積層され、前記複数の共通電極は第２絶縁膜を介して前記複数の画素電極に積層されている、液晶表示装置の駆動方法であって、前記複数の画素に印加する画素電圧の極性を、それぞれの画素列においては同一としつつ、画素列毎に反転させることを特徴とする。

【0017】

本発明に係る液晶表示装置の製造方法は、上記課題を解決するために、基板上に、透明電極を形成する工程と、前記透明電極の一部の領域上に、ゲート信号線を形成する工程と、前記透明電極及び前記ゲート信号線を覆うように第１絶縁膜を形成する工程と、前記第１絶縁膜を介して前記透明電極に重なるように、前記第１絶縁膜上に画素電極を形成する工程と、前記画素電極を覆うように第２絶縁膜を形成する工程と、前記第２絶縁膜上に共通電極を形成する工程と、を含むことを特徴とする。

【発明の効果】

【0018】

本発明に係る液晶表示装置の構成によれば、画素電極と共通電極との間に容量が形成され、画素電極と透明電極との間に容量が形成されるため、保持容量を増大させることができる。よって、ＩＰＳ方式の液晶表示装置において、表示特性の向上を図ることができる。

【図面の簡単な説明】

【0019】

【図1】本発明の実施形態１に係る液晶表示装置の全体構成を示す図である。

【図2】図１に示す液晶表示装置における液晶表示パネルの１画素の平面図である。

【図3】図２に示す液晶表示パネルの３−３´切断線における断面図である。

【図4】図２に示す液晶表示パネルの４−４´切断線における断面図である。

【図5】図２に示す液晶表示パネルのＴＦＴ製造工程における第１の工程を示す図である。

【図6】図２に示す液晶表示パネルのＴＦＴ製造工程における第２の工程を示す図である。

【図7】図２に示す液晶表示パネルのＴＦＴ製造工程における第３の工程を示す図である。

【図8】図２に示す液晶表示パネルのＴＦＴ製造工程における第４の工程を示す図である。

【図9】図２に示す液晶表示パネルのＴＦＴ製造工程における第５の工程を示す図である。

【図10】実施形態２に係る液晶表示装置における液晶表示パネルの１画素の平面図である。

【図11】図１０に示す液晶表示パネルの１１−１１´切断線における断面図である。

【図12】走査方向と画素構造との関係の一例を示す模式図である。

【発明を実施するための形態】

【0020】

本発明の実施形態について、図面を用いて以下に説明する。

【0021】

［実施形態１］
図１は、本発明の実施形態１に係る液晶表示装置の全体構成を示す図である。液晶表示装置ＬＣＤは、画像表示領域ＤＩＡとこれを駆動する駆動回路領域とからなる。画像表示領域ＤＩＡには、隣り合うゲート信号線と隣り合うデータ信号線とで囲まれた画素領域が、行方向及び列方向にマトリクス状に複数配列されている。なお、ゲート信号線が延在する方向を行方向、データ信号線が延在する方向を列方向とする。

【0022】

各画素領域ではアクティブマトリクス表示が行われる。具体的には、走査線駆動回路からゲート信号線（走査線）Ｇ１、Ｇ２、…、Ｇｎへゲート電圧を供給し、データ線駆動回路からデータ信号線Ｄ１、Ｄ２、…、Ｄｍへデータ電圧を供給し、ゲート電圧による薄膜トランジスタＴＦＴのオン／オフによりデータ電圧を透明画素電極ＰＩＴに供給し、透明画素電極ＰＩＴに供給されたデータ電圧と共通電極駆動回路から供給された共通（コモン）電圧との差により生じる電界で液晶層ＬＣを駆動することにより光の透過率を制御して画像表示を行う。

【0023】

液晶層ＬＣにおける電圧低下を防止するために、各画素領域には保持容量ＳＴＧ及び付加容量ＣＡＤＤが形成されている。保持容量ＳＴＧは、透明画素電極ＰＩＴと透明共通電極ＣＩＴとが絶縁膜（第２絶縁膜）を介して互いに重なる領域に形成される。共通電圧は、共通電極駆動回路から、画像表示領域ＤＩＡに配置される透明共通電極ＣＩＴへ供給される。一方、付加容量ＣＡＤＤは、画素に配置される透明画素電極ＰＩＴと、該画素を駆動するためのゲート信号線の前段のゲート信号線に電気的に接続された透明付加容量電極ＣＡＤＩＴ（透明電極）とが、絶縁膜（第１絶縁膜）を介して互いに重なる領域に形成される。また、複数の画素のそれぞれは、隣り合う２本のゲート信号線ＧＬのうち走査方向側に配置されているゲート信号線ＧＬにより駆動する。

【0024】

ゲート信号線Ｇ１、Ｇ２、・・Ｇｎには、パルス状のゲート電圧が順に印加されるため、自画素（例えばｎ段目の画素）のゲート信号線Ｇ（ｎ）にゲート電圧が印加されるときには、前段（（ｎ−１）段目）のゲート信号線Ｇ（ｎ−１）はオフ電圧である定電圧となっている。つまり、（ｎ−１）段目のゲート信号線Ｇ（ｎ−１）は、次フレームでゲート電圧が印加されるまでの保持期間中は固定電位となっている。これにより、ｎ段目の画素における保持期間中は、（ｎ−１）段目のゲート信号線Ｇ（ｎ−１）に電気的に接続された透明付加容量電極ＣＡＤＩＴに固定電位が供給される。このため、ｎ段目の画素の透明画素電極ＰＩＴと、（ｎ−１）段目のゲート信号線Ｇ（ｎ−１）に電気的に接続された透明付加容量電極ＣＡＤＩＴとが絶縁膜を介して重なる領域に容量（付加容量ＣＡＤＤ）が形成される。

【0025】

なお、ｎ段目の画素に形成される透明付加容量電極ＣＡＤＩＴは、該画素を駆動するためのゲート信号線Ｇ（ｎ）の前段（直前）のゲート信号線Ｇ（ｎ−１）に電気的に接続される構成に限定されず、前々段のゲート信号線Ｇ（ｎ−２）あるいはそれよりも前のゲート信号線Ｇ（ｎ−α）に電気的に接続される構成であってもよい。

【0026】

本実施形態１に係る液晶表示装置ＬＣＤでは、各画素に保持容量ＳＴＧと付加容量ＣＡＤＤとが形成され、保持性能が向上するため表示特性を向上させることができる。なお、カラー表示を行う場合は、縦ストライプ状のカラーフィルタで形成された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素に接続されたデータ信号線Ｄ１（Ｒ）、Ｄ２（Ｇ）、Ｄ３（Ｂ）に所望のデータ電圧を印加することにより実現される。

【0027】

図２は、１つの画素の構成を示す平面図であり、図３は、図２の３−３´切断線における断面図を示し、図４は、図２の４−４´切断線における断面図を示す。

【0028】

図２には、隣り合うゲート信号線ＧＬと隣り合うデータ信号線ＤＬとで囲まれた１つの画素領域と、これに隣り合う周囲の画素領域の一部とを示している。図２に示す画素領域における平面的な配置構成とその機能について以下に説明する。

【0029】

ゲート信号線ＧＬは低抵抗の金属層で形成されており、図１に示す走査線駆動回路から走査用のゲート電圧が印加される。データ信号線ＤＬも低抵抗の金属層で形成されており、図１に示すデータ線駆動回路から映像用のデータ電圧が印加される。ゲート信号線ＧＬにゲートオン電圧が印加されると、薄膜トランジスタＴＦＴの半導体層ＳＥＭが低抵抗となり、データ信号線ＤＬに印加された電圧が、低抵抗の金属層で形成されたソース電極ＳＭを介して、ソース電極ＳＭに電気的に接続された透明画素電極ＰＩＴに伝達される。

【0030】

共通電圧は、図１に示す共通電極駆動回路から透明共通電極ＣＩＴに印加される。透明共通電極ＣＩＴは、絶縁膜（保護絶縁膜ＰＡＳ、第２絶縁膜）を介して透明画素電極ＰＩＴに積層されている。透明共通電極ＣＩＴには、１画素領域内でスリット（開口部）が形成されている。このスリットは、ブラックマトリクスＢＭの開口部において、上面から、透明画素電極ＰＩＴの電界が液晶駆動として液晶層ＬＣに印加され、この電界が透明共通電極ＣＩＴに至り駆動用電界を発生させる。なお、スリットの形状は、特に限定されず、細長形状であってもよいし、矩形状や楕円状等、一般的な開口部であってもよい。また、スリットの幅は、隣り合うスリット間の距離よりも大きくてもよいし小さくてもよい。透明画素電極ＰＩＴに伝達されたデータ電圧と、透明共通電極ＣＩＴに印加された共通電圧との差により生じる電界が液晶層ＬＣに印加される。

【0031】

透明付加容量電極ＣＡＤＩＴは、ゲート信号線ＧＬの金属電極に電気的に接続されている透明電極である。透明付加容量電極ＣＡＤＩＴは、平面視で、ゲート絶縁膜ＧＳＮ（第１絶縁膜）を介して透明画素電極ＰＩＴと重なっている。ここで、上述したように、各画素において、透明付加容量電極ＣＡＤＩＴは、該透明付加容量電極ＣＡＤＩＴが配置されているｎ段目の画素を駆動するためのゲート信号線Ｇ（ｎ）（図２では下側のゲート信号線ＧＬ）の前に走査されるゲート信号線Ｇ（ｎ−１）（図２では上側のゲート信号線ＧＬ）に電気的に接続されている。また、各画素は、隣り合う２本のゲート信号線Ｇ（ｎ）、Ｇ（ｎ−１）のうち走査方向側（図２では下側）に配置されているゲート信号線Ｇ（ｎ）により駆動する。このため、ｎ段目の画素のゲート信号線Ｇ（ｎ）が走査されるときは、前段（（ｎ−１）段）のゲート信号線Ｇ（ｎ−１）は固定電位（オフ電圧）となっている。これにより、透明付加容量電極ＣＡＤＩＴと透明画素電極ＰＩＴとの間に付加容量ＣＡＤＤが形成される。

【0032】

従って、図１に示すように、１画素領域には、透明画素電極ＰＩＴと透明共通電極ＣＩＴとで形成される保持容量ＳＴＧと、走査される前段のゲート信号線ＧＬに接続された透明付加容量電極ＣＡＤＩＴと自画素の透明画素電極ＰＩＴとで形成される付加容量ＣＡＤＤとが含まれている。これにより、保持性能の良好な液晶表示装置ＬＣＤを実現することができる。さらに、透明付加容量電極ＣＡＤＩＴは、透明電極であり、画素の開口領域の開口率を低下させることもないため、表示輝度の高い液晶表示装置ＬＣＤを実現することができる。

【0033】

このように、本実施形態１では、１画素領域に、スリットを有する透明共通電極ＣＩＴ、透明画素電極ＰＩＴ、及び透明付加容量電極ＣＡＤＩＴが形成されている。透明画素電極ＰＩＴはソース電極ＳＭに電気的に接続され、１画素毎に独立して画素内に形成される。透明共通電極ＣＩＴは、複数の画素領域に延在して形成され、平面的に画像表示領域ＤＩＡ全面でネットワーク状に連結されている。透明付加容量電極ＣＡＤＩＴは、ゲート信号線ＧＬに電気的に接続されている。例えば、透明付加容量電極ＣＡＤＩＴの上にゲート信号線ＧＬが直接形成されていてもよいし、透明付加容量電極ＣＡＤＩＴとゲート信号線とが同層に形成され互いに接続されていてもよい。上記３つの透明電極は、液晶表示装置ＬＣＤの製造工程において、互いに異なる工程で形成される。なお、透明付加容量電極ＣＡＤＩＴとゲート信号線とは、同一層に形成されてもよい。

【0034】

ここで、１画素領域に形成される上記３つの透明電極、すなわち透明共通電極ＣＩＴ、透明付加容量電極ＣＡＤＩＴ、透明画素電極ＰＩＴの配置関係について、図２を用いて詳細に説明する。

【0035】

図２には示していないが、本液晶表示装置ＬＣＤの画素領域にはブラックマトリクスＢＭが形成されている。ゲート信号線ＧＬ及びデータ信号線ＤＬが延在する領域は、ブラックマトリクスＢＭにより遮光されている。図２において、遮光領域の内側の開口部で視認できる最上層のパターンは、透明共通電極ＣＩＴである。また、透明共通電極ＣＩＴのスリットでは、透明画素電極ＰＩＴが視認できる。

【0036】

透明共通電極ＣＩＴは、データ信号線ＤＬが延在する列方向に複数の電極部と複数のスリットとが並列に延在して構成されている。そして、複数の透明共通電極ＣＩＴは、データ信号線ＤＬ上ではデータ信号線ＤＬよりも幅広で被覆し列方向に延在している。

【0037】

透明共通電極ＣＩＴは、もうひとつの平面パターンを有する。すなわち、透明共通電極ＣＩＴは、ゲート信号線ＧＬ上では、データ信号線ＤＬを完全には被覆せず、データ信号線ＤＬとソース電極ＳＭとに挟まれた半導体層ＳＥＭを被覆しないように開口されている。これは、透明共通電極ＣＩＴの電圧で保護絶縁膜ＰＡＳを介して半導体層ＳＥＭがＯＮ状態となり抵抗が下がり誤動作を起こすことを防止するためである。但し、透明共通電極ＣＩＴは、列方向に隣り合う画素領域間を連結するように形成されている。このように透明共通電極ＣＩＴを、画像表示領域ＤＩＡにおいてマトリクス状に連結することによって、配線遅延時間を低減することができる。

【0038】

透明画素電極ＰＩＴは、１画素領域内で閉じた平面パターンである。透明画素電極ＰＩＴとソース電極ＳＭとは電気的に接続されている。隣り合う透明画素電極ＰＩＴは、データ信号線ＤＬとゲート信号線ＧＬとのそれぞれの境界において分離されている。

【0039】

透明画素電極ＰＩＴの下層には、ゲート絶縁膜ＧＳＮ（第１絶縁膜）を介して透明付加容量電極ＣＡＤＩＴが形成されている。透明付加容量電極ＣＡＤＩＴは、画素領域内では略方形の平面パターンであるが、一端は前段のゲート信号線ＧＬに接続されており、前段のゲート信号線ＧＬから自段の画素領域内へ延在している。透明付加容量電極ＣＡＤＩＴは、ゲート信号線ＧＬで使用される低抵抗の金属配線材料に接続されるため、配線時間が増加し表示性能が悪化することはなく、均一性の高い表示を得ることができる。

【0040】

このように、本実施形態１では、透明画素電極ＰＩＴの上層の透明共通電極ＣＩＴが、データ信号線ＤＬを被覆する保護絶縁膜ＰＡＳ上で、複数の画素領域に及んでマトリクス状に形成されている。また、透明画素電極ＰＩＴの下層の透明付加容量電極ＣＡＤＩＴが、ゲート信号線ＧＬに電気的に接続するように延在している。これにより、保持容量ＳＴＧ及び付加容量ＣＡＤＤの増大、高開口率、低消費電力、及び画質の高均一性を実現した液晶表示装置を提供することができる。

【0041】

透明画素電極ＰＩＴは、左右の画素における透明画素電極ＰＩＴに対してそのパターン間の距離を小さく設定している。またこの隙間部分の上層には、透明共通電極ＣＩＴが形成されている。そのため、データ信号線ＤＬのシールドはこの透明共通電極ＣＩＴがその役目を果たすため、データ信号線ＤＬ上のブラックマトリクスＢＭを細く設定でき、開口率を大きくすることができる。

【0042】

さらに、本実施形態１におけるゲート信号線ＧＬは、不透明な金属材料で構成されているが、透明付加容量電極ＣＡＤＩＴは透明電極材料で形成されているため開口率を低下させることがない。この透明付加容量電極ＣＡＤＩＴをゲート信号線ＧＬとは別に共通電極として取り出して低抵抗の金属材料の配線に接続させることも考えられるが、この場合、ゲート信号線ＧＬとは電圧が異なる共通電圧を与える金属配線に接続する必要があるため開口率が低下してしまう。この点、本実施形態１では、透明付加容量電極ＣＡＤＩＴはゲート信号線ＧＬと一体的に形成されており、不透明な金属領域を新たに形成する必要がないため開口率を大きくすることができる。

【0043】

図３は、図２の３−３´切断線における断面図である。画素の断面構造について以下に説明する。液晶層ＬＣは、２枚の透明基板である表示面側の第１の透明基板ＳＵＢ１（第１の基板）と背面側の第２の透明基板ＳＵＢ２（第２の基板）とに挟まれている。液晶層ＬＣには、電界方向に沿って液晶分子の長軸が揃うポジ型の液晶分子ＬＣＭが封入されている。

【0044】

第１の透明基板ＳＵＢ１及び第２の透明基板ＳＵＢ２の外側には、第１の偏光板ＰＯＬ１及び第２の偏光板ＰＯＬ２が貼付されている。偏光板ＰＯＬは周知の構成を適用することができる。液晶層ＬＣには、液晶分子ＬＣＭを固定できる、表面側の第１の配向膜ＡＬ１と背面側の第２の配向膜ＡＬ２とが形成されている。配向膜ＡＬは周知の構成を適用することができる。カラーフィルタＣＦの表面には有機材料であるオーバーコート膜ＯＣが被覆されている。

【0045】

半導体層ＳＥＭは、外部光が直接当たると抵抗が低下して液晶表示装置ＬＣＤの保持特性が低下し、良好な画像表示が行えないおそれがある。そのため、第１の透明基板ＳＵＢ１における、半導体層ＳＥＭの上方の位置に、ブラックマトリクスＢＭが形成されている。ブラックマトリクスＢＭは、カラーフィルタＣＦの画素間の境界にも配置されており、これにより隣り合う画素の光が斜め方向から見えることによる混色が防止されるため、画像を滲みなく表示できるという大きな効果が得られる。但し、ブラックマトリクスＢＭの幅が広すぎると開口率や透過率が低下する。そのため、高精細の液晶表示装置において、明るく消費電力の低い性能を実現するには、ブラックマトリクスＢＭの幅を、斜めから見た時の混色が起こらない程度の最小の幅に設定することが好ましい。ブラックマトリクスＢＭは、黒色顔料を用いた樹脂材料あるいは金属材料で構成される。

【0046】

透明付加容量電極ＣＡＤＩＴは、透明導電膜で形成されている。材料としては、インジウム、錫、酸化物ＩＴＯやインジウム、亜鉛、酸化物ＩＧＯ等が用いられる。ゲート信号線ＧＬは、アルミニウムＡｌ、モリブデンＭｏ、チタンＴｉあるいは銅Ｃｕを主成分とする金属材料、あるいは上記の複数の積層層あるいは、上記金属材料にタングステンＷやマンガンＭｎあるいはチタンＴｉなどが添加された合金あるいは上記の組み合わせにおける積層金属層から形成される。透明付加容量電極ＣＡＤＩＴとゲート信号線ＧＬは、スパッタ法により透明電極材料及び金属材料を連続的に成膜後、同一のホトエッチング工程で加工される。これにより、ゲート信号線ＧＬの下層直下に透明付加容量電極ＣＡＤＩＴが形成される。画素の開口領域においては、透明電極材料の上層直上の金属材料を除去して、透明電極材料を露出させる。露出した透明電極材料の部分は、付加容量ＣＡＤＤ用の電極として利用される。

【0047】

ゲート信号線ＧＬ及び透明付加容量電極ＣＡＤＩＴを覆うように、ゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮの材料としては、周知の材料を用いることができる。

【0048】

透明画素電極ＰＩＴは、ソース電極ＳＭの上を覆うように形成され、ソース電極ＳＭに電気的に接続されている。データ信号線ＤＬ及びソース電極ＳＭを覆うように、保護絶縁膜ＰＡＳが形成されている。保護絶縁膜ＰＡＳとしては、シリコンナイトライドＳｉＮあるいは二酸化シリコンＳｉＯ_２を用いることができる。透明画素電極ＰＩＴの上層には、保護絶縁膜ＰＡＳを介して透明共通電極ＣＩＴが形成されている。

【0049】

上記構成において、ゲート信号線ＧＬにオン電圧が印加されると、データ電圧が、データ信号線ＤＬ、半導体層ＳＥＭ、及びソース電極ＳＭを介して、透明画素電極ＰＩＴに伝達される。これにより、共通電位を持つ透明共通電極ＣＩＴと、透明付加容量電極ＣＡＤＩＴとの容量に充電される。ゲート信号線ＧＬにオフ電圧が印加されている間は保持期間となり、半導体層ＳＥＭは高抵抗になるため充電された電荷（電圧）は基本的に保持される。但し、半導体層ＳＥＭの抵抗値や液晶層ＬＣの抵抗による漏洩により透明画素電極ＰＩＴの電圧が変動することがある。

【0050】

一般的には、透明共通電極ＣＩＴと透明画素電極ＰＩＴとの積層構造で形成される保持容量ＳＴＧにより保持特性を保つが、本実施形態１では、透明画素電極ＰＩＴとゲート信号線ＧＬに電気的に接続された透明付加容量電極ＣＡＤＩＴとの積層構造で形成される付加容量ＣＡＤＤも大きく設定できるため保持性能を向上させることができ、画質の優れた液晶表示装置ＬＣＤを実現することができる。

【0051】

図４は、図２の４−４´切断線における断面図である。図４はデータ信号線ＤＬを境界とする３つの画素の断面図である。中心の画素は、カラーフィルタＣＦ配置において緑のカラーフィルタＣＦ（Ｇ）に対応している。左右の画素は、赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。データ信号線ＤＬが配されている、画素間の境界には、液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１の内側の面にブラックマトリクスＢＭが形成されている。

【0052】

バックライトの光は図示していないが、第２の透明基板ＳＵＢ２の外側に貼り付けた第２の偏光板ＰＯＬ２の外側から第２の透明基板ＳＵＢ２に照射される。但し、データ信号線ＤＬやブラックマトリクスＢＭの幅を大きくすると、開口率や透過率が低下し、表示が暗くなることや消費電力が増加する問題が生じる。特に、高精細の液晶表示装置ではその問題が最大課題であるため、ブラックマトリクスＢＭやデータ信号線ＤＬを細くしても表示不良が起こらない構成が望ましい。

【0053】

なお、本実施形態１では、データ信号線ＤＬの下にはその製造方法との関係で半導体層ＳＥＭが形成されている。半導体層ＳＥＭはアモルファスシリコンやＬＴＰＳを用いた場合、実質的には不透明であるのでその幅が広すぎるとデータ信号線ＤＬと同様に、開口率を低下させる。

【0054】

図４の断面図では、光が透過しないブラックマトリクスＢＭあるいはデータ信号線ＤＬが形成されている画素の境界領域と、光が透過する開口領域とが示されている。まず、開口領域の構造と動作について以下に説明する。

【0055】

開口領域では、透明画素電極ＰＩＴと透明共通電極ＣＩＴとの間に、データ電圧と共通電圧とが印加され、この電極間に生じる電界が液晶層ＬＣに加わり、その電界強度により液晶層ＬＣの楕円偏光強度が変わることで透過率を制御して階調表示を行う。最大電圧差が印加されたときに液晶表示装置ＬＣＤの透過率が最大になるように設定されている。本液晶表示装置ＬＣＤはインプレーン・スイッチング（ＩＰＳ）型の液晶表示装置であるため、透明画素電極ＰＩＴと透明共通電極ＣＩＴとの電圧差が小さくなると透過率が低下し、黒表示に向かう。一方、上記電圧差が大きくなるほど透過率が上昇し、最大電圧差のとき白表示となる。最大電圧を印加した場合の最大透過率を、単に透過率と表現する場合もある。

【0056】

液晶層ＬＣには有機材料の液晶分子ＬＣＭが充填されている。第１の透明基板ＳＵＢ１の内側表面に形成された第１の配向膜ＡＬ１と、第２の透明基板ＳＵＢ２の内側表面に形成された第２の配向膜ＡＬ２が配向処理され、液晶分子ＬＣＭの長軸が固定される。透明共通電極ＣＩＴは、電極部と間隙（スリット部）とを有している。スリット部の下層には保護絶縁膜ＰＡＳを介して透明画素電極ＰＩＴが形成されているため、２つの電極間の電圧が大きくなると液晶層ＬＣに折り返すような電界による電気力線が形成される。透明共通電極ＣＩＴの電極部及びスリット部の境界が最大電界領域となるため、同一電圧（電界）が印加された場合でも液晶分子ＬＣＭの回転が大きくなり透過率が高くなる。これに対して、透明共通電極ＣＩＴの電極部及びスリット部の幅を大きくすると、電極部やスリット部の中央付近の電界が弱くなり透過率が低下する。そのため、電極部及びスリット部の寸法を細く設定する必要がある。従って、画素領域は図４の断面図の横方向に透過率分布を持つことになる。

【0057】

図４には液晶層ＬＣを駆動する電気力線ＥＦを矢印で示している。すなわち電気力線ＥＦは透明画素電極ＰＩＴから液晶層ＬＣを経て折れ曲がるように透明共通電極ＣＩＴに至る。透過率は透明共通電極ＣＩＴの端部で電界が最大になるのでこの部分で透過率が最大になる。

【0058】

このブラックマトリクスＢＭとデータ信号線ＤＬが配置された境界領域（開口部以外の領域）では、透明共通電極ＣＩＴ（シールド透明電極）が、保護絶縁膜ＰＡＳを介してデータ信号線ＤＬを覆うように、データ信号線ＤＬよりも広い幅で形成されている。これにより、データ信号線ＤＬから保護絶縁膜ＰＡＳを介して上方へ延びる電界がシールドされる。結果的に、データ信号線ＤＬから上部に延びる不要な電界ノイズは、データ信号線ＤＬより幅の広い透明共通電極ＣＩＴ、透明画素電極ＰＩＴによりシールドされる。このシールド効果は、データ信号線ＤＬを覆う透明共通電極ＣＩＴを、透明画素電極ＰＩＴに重なるように配置することにより高めることができる。

【0059】

本実施形態１では、透明付加容量電極ＣＡＤＩＴは、ゲート絶縁膜ＧＳＮを介して透明画素電極ＰＩＴと重なり、付加容量ＣＡＤＤが形成され、保持性能を良好に保っている。一方、液晶分子ＬＣＭを表示データに応じて駆動しているのは、透明画素電極ＰＩＴと透明共通電極ＣＩＴ間にかかる電界ＥＦである。この際、透明付加容量電極ＣＡＤＩＴから透明共通電極ＣＩＴに至る電界が、開口領域において液晶層ＬＣに侵入すると誤動作を引き起こす。これは、透明付加容量電極ＣＡＤＩＴの電圧が共通電圧とは異なる電圧であることが原因である。透明付加容量電極ＣＡＤＩＴの電圧は、ゲートパルスのオフ電圧であり保持期間中は固定電圧であるため、付加容量ＣＡＤＤを形成するための電圧としては使用できるが、駆動電界を作る電圧としては適していない。従って、透明付加容量電極ＣＡＤＩＴは、液晶層ＬＣに電界が侵入しない構成であることが好ましい。

【0060】

透明付加容量電極ＣＡＤＩＴから液晶層ＬＣへの電界の侵入を防ぐために、透明付加容量電極ＣＡＤＩＴの幅は、透明画素電極ＰＩＴの幅よりも狭く設定されている。すなわち、透明画素電極ＰＩＴは、ゲート絶縁膜ＧＳＮを介して、透明付加容量電極ＣＡＤＩＴに蓋をするように形成されている。

【0061】

このように、データ信号線ＤＬと透明画素電極ＰＩＴとの隙間を覆うように、透明共通電極ＣＩＴが形成されている第１の構成と、透明付加容量電極ＣＡＤＩＴの幅が、透明画素電極ＰＩＴの幅よりも狭く設定されている第２の構成により、電界の液晶層ＬＣへの侵入に起因した誤動作を防止して、良好な表示を実現することができる。

【0062】

図５から図９は、本実施形態１における第２の透明基板ＳＵＢ２上に形成される薄膜トランジスタＴＦＴ、配線領域、及び開口部の製造工程を示している。各図の製造工程では、１画素の平面及その平面のｂ−ｂ´切断線の断面を示している。各図は上記ＴＦＴ製造工程におけるホトエッチング加工工程毎に記載している。

【0063】

図５（ａ）は、第１ホトエッチング工程の終了後の１画素の平面図を示し、図５（ｂ）は、図５（ａ）のｂ−ｂ´切断線の断面図を示している。基板上に透明付加容量電極ＣＡＤＩＴとなる透明電極材料、及び、ゲート信号線ＧＬとなる金属材料が、連続的にスパッタにより成膜され、第１ホトエッチング工程でパターン化される。パターン化はハーフトーン露光を用いて行う。これにより、平面パターンとしてゲート信号線ＧＬの金属材料と、透明付加容量電極ＣＡＤＩＴとなる金属材料との２層が積層された領域と、上層のゲート信号線ＧＬの金属材料がエッチング除去され透明電極材料のみが残った領域とがパターン化された２つの領域が形成される。透明電極材料は、インジウム、錫、酸化物ＩＴＯあるいはインジウム、亜鉛、酸化物ＩＺＯであり、金属材料は、その厚さが１００ｎｍから３００ｎｍの銅とその上にモリブデンＭｏを成膜した積層膜である。この金属配線材料は、銅ＣｕだけなくＭｏとアルミニウムＡｌの積層膜や、チタンＴｉとＡｌの積層膜あるいはＭｏとタングステンの合金のＭｏＷなどを使用することもできる。

【0064】

図６（ａ）は、第２ホトエッチング工程の終了後の１画素の平面図を示し、図６（ｂ）は、図６（ａ）のｂ−ｂ´切断線の断面図を示している。化学気層成長法ＣＶＤにより、ゲート信号線ＧＬ及び透明付加容量電極ＣＡＤＩＴを覆うように、シリコンナイトライドのゲート絶縁膜ＧＳＮを積層し、ゲート絶縁膜ＧＳＮ上にアモルファスシリコンの半導体層ＳＥＭを積層する。さらに半導体層ＳＥＭ上に、モリブデンＭｏと銅Ｃｕの積層膜をスパッタで成膜する。金属配線の材料は、ゲート信号線ＧＬの材料と同様に、モリブデンＭｏやアルミニウムＡｌあるいはモリブデンＭｏの３層膜やチタンＴｉとアルミニウムＡｌの積層膜、チタンＴｉとアルミニウムＡｌの積層膜あるいはＭｏＷ合金なども用いることができる。

【0065】

ゲート絶縁膜ＧＳＮ、半導体層ＳＥＭ及びデータ信号線ＤＬやソース電極ＳＭの厚さは、おおよそ４００ｎｍ、２００ｎｍ、３００ｎｍである。上記ＣＶＤ膜とスパッタ膜の上部よりホトレジストを形成し、これに対してハーフトーンホトマスクを用いて露光することにより、データ信号線ＤＬとソース電極ＳＭの領域、半導体層ＳＥＭの領域を形成することができる。

【0066】

図７（ａ）は、第３ホトエッチング工程の終了後の１画素の平面図を示し、図７（ｂ）は、図７（ａ）のｂ−ｂ´切断線の断面図を示している。データ信号線ＤＬ及びソース電極ＳＭ上にスパッタにより透明電極材料であるインジウム、錫、酸化物ＩＴＯを成膜し、ホトエッチング工程を経て、透明画素電極ＰＩＴを形成する。透明画素電極ＰＩＴはソース電極ＳＭ上に直接成膜する。これにより、透明画素電極ＰＩＴとソース電極ＳＭとが電気的に接続される。

【0067】

図８（ａ）は、第４ホトエッチング工程の終了後の１画素の平面図を示し、図８（ｂ）は、図８（ａ）のｂ−ｂ´切断線の断面図を示している。透明画素電極ＰＩＴを覆うように保護絶縁膜ＰＡＳを形成する。保護絶縁膜ＰＡＳは、その厚さが２００ｎｍから６００ｎｍに設定されるシリコンナイトライドを用いる。第４ホトエッチング工程では、保護絶縁膜ＰＡＳに開口部を形成する。この開口部は、図８に示す画素領域にはなく、画像表示領域ＤＩＡの外側の周辺領域でゲート信号線ＧＬあるいはデータ信号線ＤＬと透明共通電極ＣＩＴとを接続するためのコンタクトホールである。

【0068】

図９（ａ）は、第５ホトエッチング工程の終了後の１画素の平面図を示し、図９（ｂ）は、図９（ａ）のｂ−ｂ´切断線の断面図を示している。保護絶縁膜ＰＡＳ上に、透明共通電極ＣＩＴの材料であるインジウム、錫、酸化物ＩＴＯを成膜した後、ホトエッチングして透明共通電極ＣＩＴを形成する。

【0069】

以上のように、５回のホトエッチング工程により、本実施形態１に係る液晶表示装置ＬＣＤの第２の基板ＳＵＢ２を製造することができる。

【0070】

［実施形態２］
本発明の実施形態２について、図面を用いて以下に説明する。なお、説明の便宜上、実施形態１において示した部材と同一の機能を有する部材には同一の符号を付し、その説明を省略する。また、実施形態１において定義した用語については特に断らない限り本実施形態においてもその定義に則って用いるものとする。

【0071】

図１０は、実施形態２における１画素の構成を示す平面図であり、図１１は、図１０の１１−１１´切断線における断面図を示す。

【0072】

本実施形態２に係る液晶表示装置ＬＣＤは、さらなる低消費電力を実現するために、実施形態１に示した構成に加えて、低消費電力を実現する駆動方法に適した構成を有している。

【0073】

実施形態１に係る液晶表示装置ＬＣＤでは、例えば、ゲート信号線ＧＬ毎にデータ信号線ＤＬに印加するデータ電圧の極性を、共通電圧に対してプラス／マイナスに変化させる駆動方法を採用することができる。すなわち、全画素が一旦走査された状態の画素電圧の極性が上下左右で反転する、ドット反転駆動を採用することができる。この駆動方法は、フリッカが発生しにくいため高画質となるが、ゲート信号線ＧＬが選択される度に、データ信号線ＤＬの電圧極性を反転する、すなわちデータ信号線ＤＬの容量をデータ線駆動回路から充電させる必要があるため駆動の消費電力が大きい。

【0074】

一方、本実施形態２に係る液晶表示装置ＬＣＤでは、実施形態１に係る液晶表示装置ＬＣＤと等価回路の構成は同一であるが、データ信号線ＤＬに対する駆動方法が異なっている。すなわち、ゲート信号線ＧＬが順次選択される度にデータ信号線ＤＬの電圧極性は反転せず、隣り合うデータ信号線ＤＬの電圧極性が異なる、列反転あるいはコラム反転駆動を採用することができる。この駆動方法では、ゲート信号線ＧＬを選択する毎にデータ信号線の容量の充電が起こらないため、結果として駆動の消費電力を大幅に低減できる。但し、データ信号線ＤＬと透明画素電極ＰＩＴとの間の寄生容量が大きいと、表示画面に窓パターンを表示した場合、窓の上下の色が変化する縦クロストークが発生する。このため、本液晶表示装置ＬＣＤでは、縦クロストークを発生させないように、上記寄生容量を低減させる画素構成を有することが好ましい。

【0075】

ここで、上記寄生容量を低減するためには、図１０に示す画素の平面パターンにおいて、複数のゲート信号線ＧＬに交差するデータ信号線ＤＬ、データ信号線ＤＬの延びる列方向に対する透明画素電極ＰＩＴ、透明付加容量電極ＣＡＤＩＴ、及び透明共通電極ＣＩＴのパターン端部の位置関係を特定することが重要となる。

【0076】

図１０に示すように、データ信号線ＤＬの端部の近傍には、データ信号線ＤＬの延びる列方向に、透明付加容量電極ＣＡＤＩＴが形成されている。実施形態１の図２では、データ信号線ＤＬの端部の近傍には、透明画素電極ＰＩＴが形成されており、この点で実施形態１及び２は構成が異なっている。

【0077】

本実施形態２では、透明画素電極ＰＩＴは、データ信号線ＤＬに対して、透明付加容量電極ＣＡＤＩＴより遠い位置に、そのパターン端部が配置されている。本実施形態２では、画素表示の保持期間中にフローティング状態となる透明画素電極ＰＩＴとデータ信号線ＤＬとの間の寄生容量を低減する画素構成を示している。

【0078】

図１１は、図１０の１１−１１´切断線における断面図である。図１１には、隣り合う３つの画素領域に対してデータ信号線ＤＬを横断する断面構造が示されている。図中には、データ信号線ＤＬの行方向（幅方向）の端部から透明付加容量電極ＣＡＤＩＴの行方向の端部までの距離をｔ１、データ信号線ＤＬの行方向の端部から透明画素電極ＰＩＴの行方向の端部までの距離をｔ２、データ信号線ＤＬの行方向の端部から透明共通電極ＣＩＴ（シールド共通電極）の行方向の端部までの距離をｔ３、として示している。

【0079】

図１１において、透明画素電極ＰＩＴ、透明共通電極ＣＩＴ及び透明付加容量電極ＣＡＤＩＴの３つの透明電極の中で、保持期間中に電源に接続され固定電位となるのは、透明共通電極ＣＩＴと透明付加容量電極ＣＡＤＩＴである。従って、この２つの透明電極は透明画素電極ＰＩＴに対するシールド電極として機能する。一方、透明付加容量電極ＣＡＤＩＴは保持期間中において固定電位であるが電位そのものは共通電位ではない。従って、開口領域において液晶層ＬＣを駆動する透明画素電極ＰＩＴから透明共通電極ＣＩＴに至る電界を乱すことを防止するために、開口領域の液晶層ＬＣ中に電界が侵入しない構成を有することが好ましい。

【0080】

シールド効果を上げて良好な画質を得るために、本実施形態２では、図１１に示す構成を有している。同図に示すように、データ信号線ＤＬの端部側から、透明付加容量電極ＣＡＤＩＴの端部、透明画素電極ＰＩＴの端部、透明共通電極ＣＩＴの端部が、この順で配置されている。すなわち、透明付加容量電極ＣＡＤＩＴ、透明画素電極ＰＩＴ、及び透明共通電極ＣＩＴが、ｔ１＜ｔ２＜ｔ３の関係を満たすように配置されている。また、透明画素電極ＰＩＴと透明共通電極ＣＩＴは、所定の重なり幅を持って配置されている。これらの構成により、透明画素電極ＰＩＴの端部を透明共通電極ＣＩＴと透明付加容量電極ＣＡＤＩＴにより上下からシールドすることができるため、透明画素電極ＰＩＴとデータ信号線ＤＬとの間の寄生容量を極めて小さくすることができる。さらに、透明画素電極ＰＩＴと透明共通電極ＣＩＴが所定の重なり幅を持つことにより、透明付加容量電極ＣＡＤＩＴから液晶層ＬＣに侵入する電界を実質的に零に近い値にすることができる。

【0081】

以上のように、本実施形態２における画素構成により、データ信号線ＤＬと透明画素電極ＰＩＴとの間の寄生容量を小さくできるため、低消費電力を実現するコラム反転駆動を好適に用いることができる。

【0082】

ここで、上記実施形態１，２に示した液晶表示装置ＬＣＤに適用される、走査方向と画素構造との関係について、図１２（ａ）、（ｂ）を用いて説明する。同図に示すように、付加容量ＣＡＤＤは、画素に配置される透明画素電極ＰＩＴと、該画素を駆動するためのゲート信号線ＧＬ（例えばゲート信号線Ｇ２）の前段のゲート信号線ＧＬ（例えばゲート信号線Ｇ１）に電気的に接続された透明付加容量電極ＣＡＤＩＴ（透明電極）とが、絶縁膜を介して互いに重なる領域に形成される構成である。また、複数の画素のそれぞれは、隣り合う２本のゲート信号線ＧＬ（例えばゲート信号線Ｇ１，Ｇ２）のうち走査方向側に配置されているゲート信号線ＧＬ（例えばゲート信号線Ｇ２）により駆動する構成である。なお、ゲート信号線Ｇ０は、薄膜トランジスタＴＦＴが接続されていない、所謂ダミーゲート信号線である。ダミーゲート信号線には、ゲート信号線Ｇ１の電圧が印加されてもよいし、常に定電圧（例えばゲートオフ電圧）が印加されてもよい。

【0083】

以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

【符号の説明】

【0084】

ＬＣＤ 液晶表示装置、ＤＩＡ 画像表示領域、 ＳＵＢ１ 第１の透明基板、ＳＵＢ２ 第２の透明基板、ＡＬ１ 第１の配向膜、ＡＬ２ 第２の配向膜、ＬＣ 液晶層、ＬＣＭ 液晶分子、ＰＯＬ１ 第１の偏光板、ＰＯＬ２ 第２の偏光板、ＧＬ ゲート信号線、ＢＭ ブラックマトリクス、ＧＳＮ ゲート絶縁膜、ＰＡＳ 保護絶縁膜、ＤＬ データ信号線、ＳＭ ソース電極、ＳＥＭ 半導体層、ＣＩＴ 透明共通電極、ＰＩＴ 透明画素電極、ＣＡＤＩＴ 透明付加容量電極、ＣＦ カラーフィルタ、ＯＣ オーバーコート。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】