特開 2015-130473 多層セラミック基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-130473(P2015-130473A)

(43)【公開日】2015年7月16日

(54)【発明の名称】多層セラミック基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20150619BHJP

【ＦＩ】

   H05K3/46 H

   H05K3/46 N

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

【全頁数】12

(21)【出願番号】特願2014-77055(P2014-77055)

(22)【出願日】2014年4月3日

(31)【優先権主張番号】10-2013-0169178

(32)【優先日】2013年12月31日

(33)【優先権主張国】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100095500

【弁理士】

【氏名又は名称】伊藤 正和

(72)【発明者】

【氏名】李 澤 正

(72)【発明者】

【氏名】金 容 錫

(72)【発明者】

【氏名】洪 奇 杓

(72)【発明者】

【氏名】金 相 赫

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA15

5E316AA41

5E316AA43

5E316CC02

5E316CC17

5E316CC18

5E316CC35

5E316CC36

5E316DD02

5E316DD13

5E316DD34

5E316EE21

5E316FF18

5E316FF28

5E316GG03

5E316HH07

5E316HH11

(57)【要約】

【課題】多層セラミック基板及びその製造方法を提供する。
【解決手段】本発明に係る多層セラミック基板は、外部に露出された表面電極を含む複数のセラミック層と、上記表面電極と電気的に接続されるように、上記セラミック層を貫通して形成されるビア電極と、上記セラミック層から上記表面電極が分離することを防止するために、一端が上記表面電極と結合され、他端が上記セラミック層の内部に位置するように、上記ビア電極の外側に形成される電極分離防止部と、を含むことを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

外部に露出された表面電極を含む複数のセラミック層と、
前記表面電極と電気的に接続されるように前記セラミック層を貫通して形成されるビア電極と、
前記セラミック層から前記表面電極が分離することを防止するために、一端が前記表面電極と結合され、他端が前記セラミック層の内部に位置するように前記ビア電極の外側に形成される電極分離防止部と、
を含む多層セラミック基板。

【請求項2】

前記電極分離防止部が、前記ビア電極の長手方向に延長されることを特徴とする請求項１に記載の多層セラミック基板。

【請求項3】

前記電極分離防止部の長さが、前記ビア電極の長さより短く形成されることを特徴とする請求項２に記載の多層セラミック基板。

【請求項4】

前記電極分離防止部が、前記ビア電極と離隔して配置されることを特徴とする請求項１から請求項３のいずれか１項に記載の多層セラミック基板。

【請求項5】

前記電極分離防止部の前記他端に結合されたキャッチパッドをさらに含むことを特徴とする請求項１から請求項４のいずれか１項に記載の多層セラミック基板。

【請求項6】

前記キャッチパッドが、内部のセラミック層の表面上に、ビア電極の外郭を取り囲む形状を有する、ことを特徴とする請求項５に記載の多層セラミック基板。

【請求項7】

前記キャッチパッドが、前記ビア電極と離隔して配置されることを特徴とする請求項５または請求項６に記載の多層セラミック基板。

【請求項8】

前記電極分離防止部が、前記ビア電極と同じ物質で形成されることを特徴とする請求項１から請求項７のいずれか１項に記載の多層セラミック基板。

【請求項9】

第１セラミック層に第１ビアを形成するステップと、
前記第１セラミック層を貫通し、前記第１ビアの外側に位置するように前記第１セラミック層に電極分離防止部を形成するステップと、
前記第１セラミック層の表面に、前記第１ビア及び前記電極分離防止部上に位置するように表面電極を形成するステップと、
第２セラミック層に前記第１ビア位置に対応する第２ビアを形成するステップと、
前記第２セラミック層上に前記第１セラミック層を積層して積層体を形成するステップと、
前記積層体を焼成するステップと、
を含む多層セラミック基板の製造方法。

【請求項10】

前記電極分離防止部を形成するステップは、
前記電極分離防止部を前記第１ビアの長手方向に延長するように形成することを特徴とする請求項９に記載の多層セラミック基板の製造方法。

【請求項11】

前記電極分離防止部を形成するステップは、
前記電極分離防止部を前記第１ビアと離隔して配置することを特徴とする請求項９または請求項１０に記載の多層セラミック基板の製造方法。

【請求項12】

前記第２ビアを形成するステップの後に、
前記第２セラミック層の表面に、前記電極分離防止部の位置に対応するキャッチパッドを形成するステップをさらに含むことを特徴とする請求項９から請求項１１のいずれか１項に記載の多層セラミック基板の製造方法。

【請求項13】

前記キャッチパッドを形成するステップは、
前記キャッチパッドを、前記第２ビアの上面の外郭を取り囲む形状に形成することを特徴とする請求項１２に記載の多層セラミック基板の製造方法。

【請求項14】

前記キャッチパッドを形成するステップは、
前記キャッチパッドを前記第２ビアと離隔して形成することを特徴とする請求項１２または請求項１３に記載の多層セラミック基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多層セラミック基板及びその製造方法に関する。

【背景技術】

【0002】

近年、電子機器の小型化、複合化、パッケージ化により、電子機器に実装される受動素子にはセラミック基板が多く使用されている。セラミック基板は、ＰＣＢ基板上に付着されるため、セラミック基板とＰＣＢ基板との固着力が非常に重要である。

【0003】

セラミック基板は、低温同時焼成セラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：以下、ＬＴＣＣという）または、高温同時焼成セラミックス（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：以下、ＨＴＣＣという）により製造できる。ＬＴＣＣの場合、セラミックス積層体が１０００℃以下の温度で焼成され、ＨＴＣＣの場合は、セラミックス積層体が１５００℃以上の温度で焼成される。

【0004】

ＨＴＣＣ用セラミック基板は、グリーンシート上にメタル電極を形成し、１５００℃以上で焼成を行うことにより製造される。セラミック基板の焼成の際に、グリーンシートと電極との間の界面での固着力が弱いことから、電極がグリーンシートから分離するという問題が生じ得る。
本発明の背景技術は、大韓民国公開特許公報第10-2013-0044864号（無収縮セラミック基板及びその製造方法、2013．05.03公開）に開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】大韓民国公開特許公報第10-2013-0044864号

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は、表面電極とセラミック層との間の固着力を強めることができる多層セラミック基板及びその製造方法を提供することにある。

【課題を解決するための手段】

【0007】

本発明の一側面によれば、外部に露出された表面電極を含む複数のセラミック層と、上記表面電極と電気的に接続されるように上記セラミック層内を貫通して形成されるビア電極と、上記セラミック層から上記表面電極が分離することを防止するために、一端が上記表面電極と結合され、他端が上記セラミック層の内部に位置するように、上記ビア電極の外側に形成される電極分離防止部と、を含む多層セラミック基板が提供される。
上記電極分離防止部は、上記ビア電極の長手方向に延長することができる。
上記電極分離防止部の長さは、上記ビア電極の長さより短く形成することができる。
上記電極分離防止部は、上記ビア電極と離隔して配置することができる。
上記電極分離防止部の他端に結合されるキャッチパッドをさらに含むことができる。
上記キャッチパッドは、上記ビア電極の外郭を取り囲む形状を有することができる。
上記キャッチパッドは、上記ビア電極と離隔して配置することができる。
上記電極分離防止部は、上記ビア電極と同じ物質で形成することができる。

【0008】

本発明の他の側面によれば、第１セラミック層に第１ビアを形成するステップと、上記第１セラミック層を貫通し、上記第１ビアの外側に位置するように、上記第１セラミック層に電極分離防止部を形成するステップと、上記第１セラミック層の表面に、上記第１ビア及び上記電極分離防止部上に位置するように表面電極を形成するステップと、第２セラミック層に、上記第１ビアの位置に対応する第２ビアを形成するステップと、上記第２セラミック層上に上記第１セラミック層を積層して積層体を形成するステップと、上記積層体を焼成するステップと、を含む多層セラミック基板の製造方法が提供される。
上記電極分離防止部を形成するステップは、上記電極分離防止部を上記第１ビアの長手方向に延長するように形成することができる。
上記電極分離防止部を形成するステップは、上記電極分離防止部を上記第１ビアと離隔して配置することができる。
第２ビアを形成するステップの後に、上記第２セラミック層の表面に、上記電極分離防止部の位置に対応するキャッチパッドを形成するステップをさらに含むことができる。
上記キャッチパッドを形成するステップでは、上記キャッチパッドを上記第２ビアの上面の外郭を取り囲む形状に形成することができる。
上記キャッチパッドを形成するステップでは、上記キャッチパッドを上記第２ビアと離隔して形成することができる。

【発明の効果】

【0009】

本発明の実施例によれば、表面電極がセラミック層から分離することを防止することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施例に係る多層セラミック基板を示す断面図である。

【図2】図１のＡ−Ａ’線による断面図である。

【図3】図１のＢ−Ｂ’線による断面図である。

【図4】本発明の一実施例に係る多層セラミック基板の製造方法を示す順序図である。

【図5】本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。

【図6】本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。

【図7】本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。

【図8】本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。

【図9】本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。

【図10】本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。

【発明を実施するための形態】

【0011】

本発明に係る多層セラミック基板及びその製造方法の実施例を添付図面に基づいて詳細に説明する。添付図面に基づいて説明することに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明は省略する。

【0012】

また、以下に使用する「第１」、「第２」のような用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が、第１、第２の用語により限定されるものではない。

【0013】

また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。

【0014】

図１は、本発明の一実施例に係る多層セラミック基板を示す断面図であり、図２は、図１のＡ−Ａ’線による断面図であり、図３は、図１のＢ−Ｂ’線による断面図である。

【0015】

図１を参照すると、本発明の一実施例に係る多層セラミック基板１００は、セラミック層１１０と、ビア電極１２０と、電極分離防止部１３０と、を含み、キャッチパッド１４０をさらに含むことができる。

【0016】

各セラミック層１１０は、グリーンシート（ｇｒｅｅｎ ｓｈｅｅｔ）であることができる。グリーンシートは、アルミナパウダーに焼結助剤（ｓｉｎｔｅｒｉｎｇ ａｉｄ）及び着色用パウダーを添加してシート形態に製作したものである。ここで、アルミナパウダーは、グリーンシートの９０〜９５％重量を占める。複数のセラミック層１１０は、セラミック層１１０が積層された積層体を構成する。

【0017】

最上層のセラミック層１１０は、外部に露出された表面電極１１３を含むことができる。表面電極１１３は、タングステン（Ｗ）またはモリブデン（Ｍｏ）のうちの少なくとも一つを含むことができる。

【0018】

ビア電極１２０は、セラミック層１１０を貫通して形成され、表面電極１１３と電気的に接続することができる。ビア電極１２０は、複数のセラミック層１１０が、互いに電気的に接続されるようにする。ビア電極１２０は、表面電極１１３と同じく、タングステン（Ｗ）またはモリブデン（Ｍｏ）のうちの少なくとも一つを含むことができる。

【0019】

図２を参照すると、電極分離防止部１３０は、セラミック層１１０から表面電極１１３が分離することを防止するためにビア電極１２０の外側に形成され、複数であってもよい。電極分離防止部１３０の一端は表面電極１１３に、少なくとも物理的に結合され、他端はセラミック層１１０の内部に位置することができる。

【0020】

電極分離防止部１３０によれば、表面電極１１３とビア電極１２０との間の結合の他に、表面電極１１３と電極分離防止部１３０との間の結合がさらに発生するので、表面電極１１３がセラミック層１１０から分離する可能性が低くなる。すなわち、表面電極１１３とセラミック層１１０との間の固着力が強まる。

【0021】

電極分離防止部１３０は、ビア電極１２０の長手方向に延長することができる。ここで、電極分離防止部１３０の長さは、ビア電極１２０の長さより短く形成することができる。例えば、ビア電極１２０は、２つのセラミック層１１０を直線的に貫通するように形成される反面、電極分離防止部１３０は、一つのセラミック層１１０に形成することができる。

【0022】

これは、電極分離防止部１３０が金属で形成される場合、ビアとしての役割をしないようにするためである。すなわち、電極分離防止部１３０の役割とビア電極１２０の役割とを分離することにより、ビア電極１２０によるセラミック層１１０の間の電気的接続が電極分離防止部１３０により妨害されないようにするためである。

【0023】

電極分離防止部１３０は、ビア電極１２０と離隔して配置することができる。これも、ビア電極１２０によるセラミック層１１０の間の電気的接続が電極分離防止部１３０により妨害されないようにするためである。

【0024】

電極分離防止部１３０は、ビア電極１２０と同じ物質で形成することができる。これは、ビア電極１２０を形成すると同時に電極分離防止部１３０を形成するためである。すなわち、ビア電極１２０及び電極分離防止部１３０に対応するホール（ｈｏｌｅ）をそれぞれ形成し、ホールの内部に電極ペーストを塗布すると、ビア電極１２０と電極分離防止部１３０とを同時に形成することができる。

【0025】

キャッチパッド１４０は、電極分離防止部１３０の他端と結合するパッドである。キャッチパッド１４０は、表面電極１１３またはビア電極１２０と同じ物質で形成することができる。

【0026】

キャッチパッド１４０は、セラミック層１１０の内部に、セラミック層１１０の表面と平行に形成することができる。電極分離防止部１３０をキャッチパッド１４０と結合させることによって、表面電極１１３とセラミック層１１０との間の固着力をさらに高めることができる。

【0027】

図３に示すように、キャッチパッド１４０は、ビア電極１２０の外周もしくは外郭を取り囲むような形状に形成することができる。キャッチパッド１４０がビア電極１２０の外郭を取り囲むように連続的に形成されることにより、表面電極１１３をセラミック層１１０にさらに強く固着させることができる。

【0028】

また、キャッチパッド１４０は、ビア電極１２０と離隔して配置することができ、例えばドーナツ形状とすることができる。これは、ビア電極１２０によるセラミック層１１０の間の電気的接続がキャッチパッド１４０により妨害されないようにするためである。

【0029】

上述したように、本発明の一実施例に係る多層セラミック基板によれば、表面電極とセラミック層との間の固着力が強まるので、セラミック基板の焼成の際に、表面電極がセラミック層から分離することを防止することができる。

【0030】

以上では、本発明の一実施例に係る多層セラミック基板について説明したが、以下では、本発明の一実施例に係る多層セラミック基板の製造方法について説明する。
図４は、本発明の一実施例に係る多層セラミック基板の製造方法を示す順序図であり、図５から図１０は、本発明の一実施例に係る多層セラミック基板の製造方法を示す工程図である。

【0031】

図４を参照すると、本発明の一実施例に係る多層セラミック基板１００の製造方法は、第１セラミック層に第１ビアを形成するステップＳ１１０と、第１セラミック層に電極分離防止部を形成するステップＳ１２０と、第１セラミック層の表面に表面電極を形成するステップＳ１３０と、第２セラミック層に第２ビアを形成するステップＳ１４０と、第２セラミック層の表面にキャッチパッドを形成するステップＳ１５０と、積層体を形成するステップＳ１６０と、積層体を焼成するステップＳ１７０と、を含むことができる。

【0032】

図５を参照すると、第１セラミック層１１１に第１ビア１２１を形成するステップＳ１１０は、グリーンシートで形成された第１セラミック層１１１を貫通する第１ビア１２１を形成するステップである。

【0033】

第１セラミック層１１１に第１ビアホールを形成し、第１ビアホール内に導電性物質を充填することにより第１ビア１２１を形成することができる。導電性物質としては、タングステン（Ｗ）またはモリブデン（Ｍｏ）などを含むことができる。

【0034】

第１セラミック層１１１に電極分離防止部１３０を形成するステップＳ１２０は、第１セラミック層１１１を貫通し、第１ビア１２１の外側に位置する電極分離防止部１３０を形成するステップである。電極分離防止部１３０は、前述したように、表面電極１１３がセラミック層から分離されないようにするものである。

【0035】

第１セラミック層１１１の第１ビアホールの外側に貫通孔を形成し、貫通孔内に導電性物質を充填することにより電極分離防止部１３０を形成することができる。電極分離防止部１３０は、複数であってもよい。電極分離防止部１３０は、第１ビア１２１の長手方向に延長されるように形成することができる。

【0036】

図５に示すように、第１ビア１２１及び電極分離防止部１３０は、同時に形成することができる。具体的に、第１ビアホール及び貫通孔が同時に形成され、第１ビアホール及び貫通孔内に導電性物質を同時に充填することができる。また、電極分離防止部１３０は、第１ビア１２１と同じ物質で形成することができ、これにより、工程を簡単にすることができる。

【0037】

電極分離防止部１３０は、第１ビア１２１と離隔して配置することができる。電極分離防止部１３０は、表面電極１１３をセラミック層により強く固着させる役割をし、ビアの役割はしないため、電極分離防止部１３０によりビアの役割が妨害されることはない。

【0038】

図６を参照すると、第１セラミック層１１１の表面に表面電極１１３を形成するステップＳ１３０は、表面電極１１３が、第１ビア１２１及び電極分離防止部１３０上に位置するように、表面電極１１３を第１セラミック層１１１の表面に形成するステップである。 表面電極１１３は、第１ビア１２１及び電極分離防止部１３０と結合して、第１ビア１２１と電気的に接続され、電極分離防止部１３０によりセラミック層により強く固着されることができる。一方、表面電極１１３は、電極ペーストを印刷して形成することができる。

【0039】

図７を参照すると、第２セラミック層１１２に第２ビア１２２を形成するステップＳ１４０は、グリーンシートで形成された第２セラミック層１１２に、第１ビア１２１の位置に対応する第２ビア１２２を形成するステップである。第１ビア１２１及び第２ビア１２２は、一直線上に位置することができる。第２ビア１２２は、第１ビア１２１と電気的に接続され、複数のセラミック層が電気的に接続できるようになる。

【0040】

第２セラミック層１１２に第２ビアホールを形成した後に、第２ビアホール内に導電性物質を充填して第２ビア１２２を形成することができる。第２ビア１２２の導電性物質は第１ビア１２１の導電性物質と同じ物質であってもよい。

【0041】

図８を参照すると、第２セラミック層１１２の表面にキャッチパッド１４０を形成するステップＳ１５０は、第２セラミック層１１２の表面に、電極分離防止部１３０の位置に対応するキャッチパッド１４０を形成するステップである。キャッチパッド１４０は、電極分離防止部１３０に結合されることにより、第１セラミック層１１１に対する表面電極１１３の固着力を強化させる。キャッチパッド１４０は、電極ペーストを印刷することにより形成することができる。

【0042】

キャッチパッド１４０は、第２ビア１２２の上面の外郭を取り囲む形状に形成することができる。これにより、表面電極１１３の第１セラミック層１１１に対する結束力を強化させることができる。

【0043】

キャッチパッド１４０は、第２ビア１２２と離隔して形成することができる。すなわち、キャッチパッド１４０は、例えばドーナツ形状に形成することができる。これにより、キャッチパッド１４０が導電性物質で形成されても、第２ビア１２２の役割を妨害することはない。

【0044】

図９を参照すると、積層体を形成するステップＳ１６０は、第２セラミック層１１２ 上に第１セラミック層１１１を積層して積層体を形成するステップである。第２セラミック層１１２上に第１セラミック層１１１を積層すると、第１ビア１２１と第２ビア１２２とが接続されてビア電極１２０となり、電極分離防止部１３０とキャッチパッド１４０とが接続することになる。

【0045】

図１０を参照すると、積層体は、より多いセラミック層を含むことができる。グリーンシートで形成されるセラミック層の個数は使用者により調整することができ、積層体は、すべてのセラミック層が積層されることにより形成することができる。積層体が三つ以上のセラミック層を含む場合、電極分離防止部１３０は、表面電極１１３と結合するので、最上層に位置するセラミック層１１１のみに形成することができる。

【0046】

積層体を焼成するステップＳ１７０は、ＨＴＣＣの場合、積層体を１５００℃以上で焼成し、ＬＴＣＣの場合、積層体を１０００℃以下で焼成するステップである。

【0047】

積層体の焼成の際に、第１セラミック層１１１、第２セラミック層１１２、第１ビア１２１、第２ビア１２２、及び表面電極１１３が全て収縮することになる。しかし、表面電極１１３は、電極分離防止部１３０及びキャッチパッド１４０により第１セラミック層１１１に結束されており、表面電極１１３と第１セラミック層１１１との間の固着力を強めることができる。

【0048】

上述したように、本発明の一実施例に係る多層セラミック基板の製造方法によれば、表面電極がセラミック層から分離することを防止することができ、不良率が低減されて収率が向上することができる。

【0049】

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。

【符号の説明】

【0050】

１００ 多層セラミック基板
１１０ セラミック層
１１１ 第１セラミック層
１１２ 第２セラミック層
１１３ 表面電極
１２０ ビア電極
１２１ 第１ビア
１２２ 第２ビア
１３０ 電極分離防止部
１４０ キャッチパッド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】