特開 2015-135857 電源インピーダンス最適化装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-135857(P2015-135857A)

(43)【公開日】2015年7月27日

(54)【発明の名称】電源インピーダンス最適化装置

(51)【国際特許分類】

   H01L 21/822 20060101AFI20150701BHJP

   H01L 27/04 20060101ALI20150701BHJP

【ＦＩ】

   H01L27/04 H

   H01L27/04 T

   H01L27/04 E

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

【全頁数】14

(21)【出願番号】特願2014-5810(P2014-5810)

(22)【出願日】2014年1月16日

(71)【出願人】

【識別番号】591128453

【氏名又は名称】株式会社メガチップス

(74)【代理人】

【識別番号】100080159

【弁理士】

【氏名又は名称】渡辺 望稔

(74)【代理人】

【識別番号】100090217

【弁理士】

【氏名又は名称】三和 晴子

(72)【発明者】

【氏名】川原 孝司

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038AZ06

5F038AZ07

5F038BE07

5F038BE09

5F038BH19

5F038CA10

5F038CD14

5F038CD16

5F038DT12

5F038DT18

5F038EZ20

(57)【要約】

【課題】独立性を保ちたい周波数領域では電源が分離され、電源インピーダンスを下げたい周波数領域では、電源インピーダンスを下げることができる電源インピーダンス最適化装置を提供する。
【解決手段】電源インピーダンス最適化装置は、第１電源のボンディングワイヤと第１ノイズ検出用のボンディングワイヤとの磁界結合により、第１電源のノイズを検出する第１ノイズ検出回路と、第２電源のボンディングワイヤと第２ノイズ検出用のボンディングワイヤとの磁界結合により、第２電源のノイズを検出する第２ノイズ検出回路と、第１および第２電源のパッド間に接続された第１のスイッチと、第１および第２電源のピン間に接続された第２のスイッチと、第１および第２電源のノイズから抽出されたそれぞれ１以上の周波数領域の周波数成分からノイズレベルを判定し、その判定結果に基づいて、第１および第２のスイッチのオンオフを制御するノイズ判定回路とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体装置が実装されたプリント基板の電源のインピーダンスを最適化する電源インピーダンス最適化装置であって、
第１電源のボンディングワイヤと前記第１電源のボンディングワイヤに隣接して接続された第１ノイズ検出用のボンディングワイヤとの磁界結合により、前記第１電源のノイズを検出する第１ノイズ検出回路と、
前記第１電源と同一電圧で、かつ、前記第１電源とは分離された第２電源のボンディングワイヤと前記第２電源のボンディングワイヤに隣接して接続された第２ノイズ検出用のボンディングワイヤとの磁界結合により、前記第２電源のノイズを検出する第２ノイズ検出回路と、
前記半導体装置の半導体チップ上の前記第１電源のパッドのノードと前記第２電源のパッドのノードとの間に接続された第１のスイッチと、
前記半導体装置のパッケージ内の前記第１電源のピンのリードと前記第２電源のピンのリードとの間に接続された第２のスイッチと、
前記第１電源のノイズおよび前記第２電源のノイズから抽出されたそれぞれ１以上の周波数領域の周波数成分から、前記それぞれ１以上の周波数領域の周波数成分のノイズレベルをそれぞれ判定し、前記ノイズレベルの判定結果に基づいて、前記第１のスイッチおよび前記第２のスイッチのオンオフを制御するノイズ判定回路とを備えることを特徴とする電源インピーダンス最適化装置。

【請求項2】

前記ノイズ判定回路は、前記第１電源のノイズおよび前記第２電源のノイズからそれぞれ前記１以上の周波数領域の周波数成分を抽出する２以上のフィルタと、前記抽出されたそれぞれ１以上の周波数領域の周波数成分と１以上の参照電圧とをそれぞれ比較する４以上の比較器と、前記比較器の比較結果に基づいて、前記１以上の周波数領域の周波数成分のノイズレベルをそれぞれ判定し、前記ノイズレベルの判定結果に基づいて、前記第１のスイッチおよび前記第２のスイッチのオンオフを制御する判定回路とを備える請求項１に記載の電源インピーダンス最適化装置。

【請求項3】

前記ノイズ判定回路は、前記半導体装置の半導体チップ上に配置されている請求項１または２に記載の電源インピーダンス最適化装置。

【請求項4】

前記ノイズ判定回路は、前記半導体装置のパッケージ内に配置されている請求項１または２に記載の電源インピーダンス最適化装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置が実装されたプリント基板の電源のインピーダンスを最適化する電源インピーダンス最適化装置に関するものである。

【背景技術】

【0002】

半導体装置の半導体チップ上やパッケージ内において、異種電源間でノイズが回り込まないようにするために、電源を分離することがある。しかし、電源を分離することにより、インピーダンス特性が悪くなって各電源のインピーダンスが高くなる場合が多い。これに対し、ノイズを低減するためには、電源インピーダンスが低い方が望ましい。
また、動作状況によっては、電源を分離する必要のない場合や、ある周波数帯域のみ電源インピーダンスを下げたい場合なども考えられる。

【0003】

従来は、特許文献１〜４に開示されているように、半導体チップの内部に、電源ノイズの検出回路等を設け、電源ノイズの大きさに基づいて電源に必要な容量を調整し、動作状況に応じて電源インピーダンスを最適化することが行われている。

【0004】

特許文献１には、ＬＳＩのシリコンチップの電源端子とグランド端子に接続されるモニタバッドを設け、このモニタパッドにプローブを接触させて電源ノイズを直接測定し、ＬＳＩにデカップリングコンデンサが必要か否かを判断することが記載されている。

【0005】

特許文献２には、集積回路の電源電圧間に接続された第１インダクタ、および、集積回路の外部出力端子に両端をそれぞれ接続され、第１インダクタに対向する第２インダクタとからなる相互誘導インダクタ対を集積回路の内部に配設し、第２インダクタから外部出力端子を介して出力された電圧波形に基づいて、集積回路の電源ノイズを測定することが記載されている。

【0006】

特許文献３には、所定処理を実行する回路に印加される電位の変動に応じて、半導体集積回路の共振周波数が、所定処理を実行する回路の動作周波数から離れるように電源インピーダンスを切り替えることが記載されている。

【0007】

特許文献４には、複数のデカップリングセルを内蔵し、内部回路の動作状態により変化する電源ノイズの大きさに基づいて、オンさせるスイッチの個数を制御し、電源に接続するデカップリングセルの個数を調整することが記載されている。

【0008】

しかし、従来の方法では、電源インピーダンスを全周波数領域で下げてしまうため、電源を分離している意味がなくなり、ノイズの回り込みを増大させる場合があるという問題があった。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２００１−５３２３１号公報

【特許文献2】特開２００８−７６３５６号公報

【特許文献3】特開２００９−９４１３３号公報

【特許文献4】特開２００９−９９７１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明の目的は、前記従来技術の問題点を解消し、独立性を保ちたい周波数領域では電源が分離され、電源インピーダンスを下げたい周波数領域では、電源インピーダンスを下げることができる電源インピーダンス最適化装置を提供することにある。

【課題を解決するための手段】

【0011】

上記目的を達成するために、本発明は、半導体装置が実装されたプリント基板の電源のインピーダンスを最適化する電源インピーダンス最適化装置であって、
第１電源のボンディングワイヤと前記第１電源のボンディングワイヤに隣接して接続された第１ノイズ検出用のボンディングワイヤとの磁界結合により、前記第１電源のノイズを検出する第１ノイズ検出回路と、
前記第１電源と同一電圧で、かつ、前記第１電源とは分離された第２電源のボンディングワイヤと前記第２電源のボンディングワイヤに隣接して接続された第２ノイズ検出用のボンディングワイヤとの磁界結合により、前記第２電源のノイズを検出する第２ノイズ検出回路と、
前記半導体装置の半導体チップ上の前記第１電源のパッドのノードと前記第２電源のパッドのノードとの間に接続された第１のスイッチと、
前記半導体装置のパッケージ内の前記第１電源のピンのリードと前記第２電源のピンのリードとの間に接続された第２のスイッチと、
前記第１電源のノイズおよび前記第２電源のノイズから抽出されたそれぞれ１以上の周波数領域の周波数成分から、前記それぞれ１以上の周波数領域の周波数成分のノイズレベルをそれぞれ判定し、前記ノイズレベルの判定結果に基づいて、前記第１のスイッチおよび前記第２のスイッチのオンオフを制御するノイズ判定回路とを備えることを特徴とする電源インピーダンス最適化装置を提供するものである。

【0012】

ここで、前記ノイズ判定回路は、前記第１電源のノイズおよび前記第２電源のノイズからそれぞれ前記１以上の周波数領域の周波数成分を抽出する２以上のフィルタと、前記抽出されたそれぞれ１以上の周波数領域の周波数成分と１以上の参照電圧とをそれぞれ比較する４以上の比較器と、前記比較器の比較結果に基づいて、前記１以上の周波数領域の周波数成分のノイズレベルをそれぞれ判定し、前記ノイズレベルの判定結果に基づいて、前記第１のスイッチおよび前記第２のスイッチのオンオフを制御する判定回路とを備えることが好ましい。

【0013】

また、前記ノイズ判定回路は、前記半導体装置の半導体チップ上に配置されていることが好ましい。

【0014】

また、前記ノイズ判定回路は、前記半導体装置のパッケージ内に配置されていることが好ましい。

【発明の効果】

【0015】

本発明では、回路の動作状態に応じて発生する各周波数帯域のノイズレベルに基づいて、第１および第２のスイッチのオンオフが制御され、言い換えると、第１電源の電源ラインと第２電源の電源ラインとを接続する箇所（マージポイント）が変更され、第１電源の電源ラインと第２電源の電源ラインとが接続されるか、または、非接続とされる。
これにより、ノイズレベルに基づいて電源インピーダンスが常に最適化されるように変化するため、システム全体のノイズを低減することができ、その動作マージンを増やすことができる。また、マージポイントに応じて、電源インピーダンスを下げることができる周波数領域が変化するため、独立性を保ちたい周波数領域では電源を分離し、電源インピーダンスを下げたい周波数領域では、電源インピーダンスを下げることができる。

【図面の簡単な説明】

【0016】

【図1】本発明の電源インピーダンス最適化装置の構成を表す一実施形態の回路図である。

【図2】図１に示すノイズ判定回路の構成を表す一例の回路図である。

【図3】（A)および（B)は、それぞれ、ノイズ検出回路の構成を表す一例の上面図および側面図である。

【図4】半導体装置が実装されたプリント基板の電源ラインのシミュレーションモデルの構成を表す一例の回路図である。

【図5】（A)、（B)および（C)は、それぞれ、第１電源VDD1と第２電源VDD2とが、完全に分離された状態、半導体チップのパッド間で接続された状態、および、パッケージのピン間で接続された状態を表す一例の概念図である。

【図6】半導体チップの電源ラインの容量成分の容量値を変化させた場合の、電源インピーダンスと周波数との関係を表す一例のグラフである。

【図7】図１に示す電源インピーダンス最適化装置のシミュレーションモデルを表す一例の回路図である。

【発明を実施するための形態】

【0017】

以下に、添付の図面に示す好適実施形態に基づいて、本発明の電源インピーダンス最適化装置を詳細に説明する。

【0018】

図１は、本発明の電源インピーダンス最適化装置の構成を表す一実施形態の回路図である。同図に示す電源インピーダンス最適化装置１０は、半導体装置１２が実装されたプリント基板１４において、分離された２つの電源ラインの接続／非接続を切り替えることによって電源のインピーダンスを最適化するものであり、２つのノイズ検出回路１６，１８と、２つのスイッチ２０，２２と、ノイズ判定回路２４とを備えている。

【0019】

ノイズ検出回路１６，１８は、半導体装置１２のパッケージ２８内に配置されている。
ノイズ検出回路１６は、図１に示すレギュレータ８０から所定の電源電圧が供給される第１電源VDD1のボンディングワイヤと、これに隣接して接続された第１ノイズ検出用のボンディングワイヤとの磁界結合（相互結合）により、第１電源VDD1のノイズを検出するものである。
また、ノイズ検出回路１８は、レギュレータ８０から第１電源VDD1と同一の電源電圧が供給され、かつ、第１電源VDD1とは分離された第２電源VDD2のボンディングワイヤと、これに隣接して接続された第２ノイズ検出用のボンディングワイヤとの磁界結合により、第２電源VDD2のノイズを検出するものである。

【0020】

同図には、第１電源VDD1のボンディングワイヤのシミュレーションモデルとして、半導体装置１２の半導体チップ２６のパッド６０とパッケージ２８のピン６４との間に接続されたインダクタンス成分と、第１ノイズ検出用のボンディングワイヤのシミュレーションモデルとして、並列に接続され、一方の端子がグランドに接続され、他方の端子が短絡されたインダクタンス成分および抵抗成分とからなる相互誘導回路（磁気結合回路）が示されている。ノイズの検出結果は、相互誘導回路の他方の端子から出力される。
第２電源VDD2側も同様である。

【0021】

図３（A)および（B)は、それぞれ、ノイズ検出回路の構成を表す一例の上面図および側面図である。同図は、半導体チップ２６のパッドが２列の千鳥状に配置された千鳥パッドの場合の例である。

【0022】

同図に示すように、ノイズ検出回路１６は、半導体装置１２が元々備えている第１電源VDD1のボンディングワイヤ６８に隣接して接続された第１ノイズ検出用のボンディングワイヤ７０によって構成されている。
第１電源VDD1のボンディングワイヤ６８は、第１電源VDD1に対応する半導体チップ２６のパッドと、第１電源VDD1に対応するパッケージ２８のフィンガとの間に接続されている。
また、第１ノイズ検出用のボンディングワイヤ７０は、半導体チップ２６の第１電源VDD1に対応するパッドに隣接するパッドと、第１電源VDD1に対応するパッケージ２８のフィンガに隣接するフィンガとの間に接続されている。

【0023】

図４は、半導体装置が実装されたプリント基板の電源ラインのシミュレーションモデルの構成を表す一例の回路図である。同図に示すように、半導体装置１２の電源ラインのシミュレーションモデルは、電源ラインとグランドラインとの間に接続された容量成分７２として表される。また、パッケージ２８およびプリント基板１４の電源ラインのシミュレーションモデルは、電源ラインにシリーズに接続されたインダクタンス成分７４，７６として表される。
また、同図には、デカップリングコンデンサ７８のシミュレーションモデルが示されている。デカップリングコンデンサ７８のシミュレーションモデルは、図１に示すように、電源ラインとグランドラインとの間に直列に接続された、抵抗成分、インダクタンス成分および容量成分により構成されている。図１には、シミュレーションモデルの各成分の代表的な値が示されている。

【0024】

パッケージ２８の電源ラインには、ピュアなインダクティブ特性を持つボンディングワイヤがあり、図３（A）に示すように、２本のボンディングワイヤ同士は隣接して並列に配置されることから、これら２本のボンディングワイヤの磁界結合の結合度は非常に高い。そのため、ノイズ検出回路１６は、第１電源VDD1のボンディングワイヤおよび第１ノイズ検出用のボンディングワイヤからなる２本のボンディングワイヤの磁界結合を利用して、第１電源VDD1のノイズを検出することができる。

【0025】

ノイズを検出する一般的な方法である直接的なプロービングでは、回路に負荷がつくというデメリットがある。
これに対し、２本のボンディングワイヤの磁界結合であれば、回路に負荷がつかず、回路動作に与える影響がプロービングよりも大幅に小さいというメリットがある。また、２本のボンディングワイヤは隣接して接続されているという位置関係から非常に結合度が高いため、第１電源VDD1のノイズを効率よく検出することができる。

【0026】

同様の方法として、容量結合（相互結合）により第１電源VDD1のノイズを検出することも考えられるが、容量結合の場合には、大きな容量値が必要であり、しかも高電圧が必要であり低周波で検出することが難しいため、磁界結合の方がより望ましい。

【0027】

ただし、この例のような千鳥パッドの場合、図３（B)に示すように、半導体チップ２６の外側の列のパッドに対応するボンディングワイヤは半導体チップ２６に近い位置のフィンガに接続され、内側の列のパッドに対応するボンディングワイヤは、外側の列のパッドに対応するボンディングワイヤよりも半導体チップ２６から遠い位置のフィンガに接続される。また、外側の列のパッドに対応するボンディングワイヤと内側の列のパッドに対応するボンディングワイヤとでは、ボンディングワイヤの高さも異なっている。
そのため、外側の列のパッドと内側の列のパッドはパッド同士が隣接していても、外側の列のパッドに対応するボンディングワイヤと内側の列のパッドに対応するボンディングワイヤとは、ボンディングワイヤ同士が隣接していないため、両者の間の結合度があまり高くない。

【0028】

これに対し、内側の列の隣接する２つのパッドに対応するボンディングワイヤ同士、または、外側の列の隣接する２つのパッドに対応するボンディングワイヤ同士であれば、ボンディングワイヤ同士も隣接しているため、両者の間の結合度は非常に高い。
従って、千鳥パッドの場合、ボンディングワイヤ同士の結合度が高くなるように、外側の列の隣接する２つのパッド、または、内側の列の隣接する２つのパッドに対応する２本のボンディングワイヤ同士を使用することが望ましい。

【0029】

ノイズ検出回路１８も同様である。
なお、第１ノイズ検出用のボンディングワイヤが接続されるパッドおよびピンは、専用のパッドおよびピンを別途設けてもよいし、あるいは、半導体装置１２が通常動作に使用しているパッドおよびピンであっても、制御系のピン等のように、DC的にレベルが固定されるパッドおよびピンを共用することも可能である。

【0030】

続いて、スイッチ２０，２２は、第１電源VDD1の電源ラインと第２電源VDD2の電源ラインとを接続（マージ）するものである。
スイッチ２０は、半導体チップ２６上に配置され、第１電源VDD1のパッド（PAD）６０と第２電源VDD2のパッド（PAD）６２との間に接続されている。
また、スイッチ２２は、パッケージ２８内に配置され、第１電源VDD1のピン（PIN）６４と第２電源VDD2のピン（PIN）６６との間に接続されている。

【0031】

スイッチ２０，２２のオンオフは、後述するノイズ判定回路２４による、第１電源VDD1および第２電源VDD2のノイズレベルの判定結果に基づいて制御される。
スイッチ２０がオンされた場合、第１電源VDD1のパッド６０と第２電源VDD2のパッド６２とが接続される。また、スイッチ２２がオンされた場合、第１電源VDD1のピン６４と第２電源VDD2のピン６６とが接続される。

【0032】

図５（A)、（B)および（C)は、それぞれ、第１電源VDD1と第２電源VDD2とが、完全に分離された状態、半導体チップのパッド間で接続された状態、および、パッケージのピン間で接続された状態を表す一例の概念図である。第１電源VDD1の電源ラインと第２電源VDD2の電源ラインとを接続する位置としては、大別して、同図（B）および（C）に示すように、半導体チップ２６の隣接するパッド同士の間、または、パッケージ２８の隣接するピン同士の間の２箇所が考えられる。

【0033】

図６は、半導体チップの電源ラインの容量成分の容量値を変化させた場合の、電源インピーダンスと周波数との関係を表す一例のグラフである。
図４に示すシミュレーションモデルの場合、図６に点線で示すように、半導体装置１２が実装されたプリント基板１４全体の電源インピーダンスを中心として、半導体チップ２６の電源ラインの容量成分を増やせば、一点鎖線で示すように、高周波領域の電源インピーダンスは下がり、電源ラインの容量成分を減らせば、実線で示すように、高周波領域の電源インピーダンスは上がる。
従って、第１電源VDD1の電源ラインと第２電源VDD2の電源ラインとをパッド同士の間で接続した場合、合成容量成分が大きくなり、電源インピーダンスを下げることができる。

【0034】

以下、図示してないが、パッケージ２８の電源ラインのインダクタンス成分の値を減らせば、概略数十MHz領域の電源インピーダンスは下がり、インダクタンス成分の値を増やせば、概略数十MHz領域の電源インピーダンスは上がる。
従って、第１電源VDD1の電源ラインと第２電源VDD2の電源ラインとをピン同士の間で接続した場合、合成インダクタンス成分が小さくなり、電源インピーダンスを下げることができる。

【0035】

プリント基板１４の電源ラインのインダクタンス成分の値を減らせば、概略数十MHz領域の電源インピーダンスは下がり、インダクタンス成分の値を増やせば、概略数十MHz領域の電源インピーダンスは上がる。

【0036】

プリント基板１４のデカップリングコンデンサの容量値を増やせば、概略数MHz領域の電源インピーダンスは下がり、デカップリングコンデンサの容量値を減らせば、概略数MHz領域の電源インピーダンスは上がる。

【0037】

また、２本の電源ラインに総合的な電源インピーダンスの違いがある場合に、半導体チップ２６の隣接する２つのパッド間で電源ラインを接続した場合には、高周波領域を含む、周波数領域の全域で電源インピーダンスを下げることができる。また、パッケージ２８の隣接する２本のピン間で電源ラインを接続した場合には、低周波領域のみで電源インピーダンスを下げることができる。
従って、パッド間で電源ラインを接続するか、ピン間で電源ラインを接続するかにより、特定の周波数領域の電源インピーダンスのみを下げることができる。

【0038】

なお、パッド間での電源ラインの接続は、パッド６０，６２間でもよいし、パッド６０，６２から延びる半導体チップ２６上の電源ラインのノードのどの箇所でもよい。同様に、ピン間での電源ラインの接続は、ピン６４，６６間でもよいし、パッケージ２８内の電源ラインのリードのどの箇所でもよい。このように、スイッチ２０，２２を配置する箇所は適宜決定することができる。また、スイッチ２０，２２を配置する箇所を変更することにより、電源インピーダンスを下げることができる周波数領域を変更することができる。
また、パッド６０，６２から延びる半導体チップ２６上の電源ラインのノード、および、パッケージ２８内の電源ラインのリードの中に、それぞれ、２以上のスイッチを設けてもよい。

【0039】

続いて、ノイズ判定回路２４は、ノイズ検出回路１６，１８により検出された第１電源VDD1のノイズおよび第２電源VDD2のノイズから抽出されたそれぞれ２つの周波数領域の周波数成分から、それぞれ２つの周波数領域の周波数成分のノイズレベルをそれぞれ判定し、その判定結果に基づいて、第１および第２のスイッチ２０，２２のオンオフを制御するものであり、パッケージ２８内に配置されている。

【0040】

図２は、図１に示すノイズ判定回路の構成を表す一例の回路図である。同図に示すノイズ判定回路２４は、２つのLPF（ローパスフィルタ）３０，３２と、２つのHPF（ハイパスフィルタ）３４，３６と、２つの参照電圧発生回路３８，４０と、８つの比較器４２，４４，４６，４８，５０，５２，５４，５６と、判定回路５８とを備えている。

【0041】

LPF３０，３２およびHPF３４，３６は、第１電源VDD1のノイズおよび第２電源VDD2のノイズから前述の２つの周波数領域の周波数成分を抽出するものである。
LPF３０，３２は、それぞれ、第１電源VDD1のノイズおよび第２電源VDD2のノイズから、あらかじめ設定された所定の周波数よりも低い周波数領域の周波数成分（低周波成分）を抽出するものである。
HPF３４，３６は、それぞれ、第１電源VDD1のノイズおよび第２電源VDD2のノイズから、あらかじめ設定された所定の周波数よりも高い周波数領域の周波数成分（高周波成分）を抽出するものである。

【0042】

参照電圧発生回路３８，４０は、それぞれ、第１電源VDDD1および第２電源VDD2のノイズレベルを判定するための第１の参照電圧（Low側の参照電圧）および第１の参照電圧よりも高い第２の参照電圧（High側の参照電圧）を発生するものである。
例えば、第１電源VDD1および第２電源VDD2の電圧が１．２Vの場合、第１および第２の参照電圧として、１．２Vよりも高い、１．３Vおよび１．４Vの電圧が発生される。

【0043】

比較器４２，４４は、それぞれ、第１電源VDD1のノイズの低周波成分の電圧と第１および第２の参照電圧とを比較するものである。
比較器４６，４８は、それぞれ、第１電源VDD1のノイズの高周波成分の電圧と第１および第２の参照電圧とを比較するものである。
比較器５０，５２は、それぞれ、第２電源VDD2のノイズの低周波成分の電圧と第１および第２の参照電圧とを比較するものである。
比較器５４，５６は、それぞれ、第２電源VDD2のノイズの高周波成分の電圧と第１および第２の参照電圧とを比較するものである。

【0044】

比較器４２は、第１電源VDD1のノイズの低周波成分の電圧が、第１の参照電圧よりも高い場合に、Ｈ（ハイレベル）を出力し、第１の参照電圧よりも低い場合に、Ｌ（ローレベル）を出力する。
また、比較器４４は、第１電源VDD1のノイズの低周波成分の電圧が、第２の参照電圧よりも高い場合に、Ｈを出力し、第２の参照電圧よりも低い場合に、Ｌを出力する。
その他の比較器４６，４８，５０，５２，５４，５６も同様である。

【0045】

判定回路５８は、比較器４２，４４，４６，４８，５０，５２，５４，５６の比較結果に基づいて、前述の２つの周波数領域の周波数成分のノイズレベルをそれぞれ判定し、その判定結果に基づいて、スイッチ２０，２２のオンオフを制御するものである。

【0046】

【0047】

本実施形態の判定回路５８は、表１に示すように、HPF３４，３６側の比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果＝０，０，０，０の場合、第１電源VDD1および第２電源VDD2の高周波側（例えば、５MHｚ以上）のノイズが共に低レベル（第１の参照電圧未満）であると判定し、パッド（PAD）側およびピン（PIN）側のスイッチ（SW）２０，２２を共にオフ（off）とする。

【0048】

比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果＝０，０，０，１の場合、第１電源VDD1の高周波側のノイズが低レベルであり、かつ、第２電源VDD2の高周波側のノイズが中間レベル（第１の参照電圧以上で、かつ、第２の参照電圧以下）であると判定し、パッド側のスイッチ２０をオン（on）、ピン側のスイッチ２２をオンまたはオフ（on/off）とする。
ピン側のスイッチ２２をオンするかオフするかは、LPF３０，３２側の比較器４２，４４，５０，５２（CMP1,CMP2,CMP5,CMP6）の比較結果や、ノイズの低減効果等に応じて適宜決定することができる。

【0049】

比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果＝０，１，０，０の場合、第１電源VDD1の高周波側のノイズが中間レベルであり、かつ、第２電源VDD2の高周波側のノイズが低レベルであると判定し、パッド側のスイッチ２０をオン、ピン側のスイッチ２２をオンまたはオフとする。

【0050】

比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果＝０，１，０，１の場合、第１電源VDD1および第２電源VDD2の高周波側のノイズが共に中間レベルであると判定し、パッド側のスイッチ２０をオン、ピン側のスイッチ２２をオンまたはオフとする。

【0051】

比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果＝０，１，１，１の場合、第１電源VDD1の高周波側のノイズが中間レベルであり、かつ、第２電源VDD2の高周波側のノイズが高レベル（第２の参照電圧以上）であると判定し、パッド側およびピン側のスイッチ２０，２２を共にオフとする。

【0052】

比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果＝１，１，０，１の場合、第１電源VDD1の高周波側のノイズが高レベルであり、かつ、第２電源VDD2の高周波側のノイズが中間レベルであると判定し、パッド側およびピン側のスイッチ２０，２２を共にオフとする。

【0053】

比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果＝１，１，１，１の場合、第１電源VDD1および第２電源VDD2の高周波側のノイズが共に高レベルであると判定し、パッド側およびピン側のスイッチ２０，２２を共にオフとする。

【0054】

【0055】

また、表２に示すように、LPF３０，３２側の比較器４４，４２，５２，５０（CMP2,CMP1,CMP6,CMP5）の比較結果＝０，０，０，０の場合、第１電源VDD1および第２電源VDD2の低周波側（例えば、５MHｚ以下）のノイズが共に低レベルであると判定し、パッド（PAD）側およびピン（PIN）側のスイッチ（SW）２０，２２を共にオフとする。

【0056】

比較器４４，４２，５２，５０（CMP2,CMP1,CMP6,CMP5）の比較結果＝０，０，０，１の場合、第１電源VDD1の低周波側のノイズが低レベルであり、かつ、第２電源VDD2の低周波側のノイズが中間レベルであると判定し、パッド側のスイッチ２０をオンまたはオフ、ピン側のスイッチ２２をオンとする。
パッド側のスイッチ２０をオンとするかオフとするかは、HPF３４，３６側の比較器４８，４６，５６，５４（CMP4,CMP3,CMP8,CMP7）の比較結果や、ノイズの低減効果等に応じて適宜決定することができる。

【0057】

比較器４４，４２，５２，５０（CMP2,CMP1,CMP6,CMP5）の比較結果＝０，１，０，０の場合、第１電源VDD1の低周波側のノイズが中間レベルであり、かつ、第２電源VDD2の低周波側のノイズが低レベルであると判定し、パッド側のスイッチ２０をオンまたはオフ、ピン側のスイッチ２２をオンとする。

【0058】

比較器４４，４２，５２，５０（CMP2,CMP1,CMP6,CMP5）の比較結果＝０，１，０，１の場合、第１電源VDD1および第２電源VDD2の低周波側のノイズが共に中間レベルであると判定し、パッド側のスイッチ２０をオンまたはオフ、ピン側のスイッチ２２をオンとする。

【0059】

比較器４４，４２，５２，５０（CMP2,CMP1,CMP6,CMP5）の比較結果＝０，１，１，１の場合、第１電源VDD1の低周波側のノイズが中間レベルであり、かつ、第２電源VDD2の低周波側のノイズが高レベルであると判定し、パッド側およびピン側のスイッチ２０，２２を共にオフとする。

【0060】

比較器４４，４２，５２，５０（CMP2,CMP1,CMP6,CMP5）の比較結果＝１，１，０，１の場合、第１電源VDD1の低周波側のノイズが高レベルであり、かつ、第２電源VDD2の低周波側のノイズが中間レベルであると判定し、パッド側およびピン側のスイッチ２０，２２を共にオフとする。

【0061】

比較器４４，４２，５２，５０（CMP2,CMP1,CMP6,CMP5）の比較結果＝１，１，１，１の場合、第１電源VDD1および第２電源VDD2の低周波側のノイズが共に高レベルであると判定し、パッド側およびピン側のスイッチ２０，２２を共にオフとする。

【0062】

つまり、本実施形態の判定回路５８は、第１電源VDD1および第２電源VDD2のノイズが共に低レベルの場合には、両者の電源ラインを接続する必要がないと判定する。
また、少なくとも一方のノイズが中間レベルの場合には、両者の電源ラインを接続することにより電源インピーダンスを下げてノイズを低減できると判定して両者の電源ラインを一方のスイッチで接続し、さらに、必要に応じて、両者の電源ラインを他方のスイッチで接続する。
少なくとも一方のノイズが高レベルの場合には、両者の電源ラインを接続すると、一方のノイズが他方へ回り込んで悪影響を及ぼすと判定して両者の電源ラインを接続しない。

【0063】

なお、判定回路５８が、比較器４２，４４，４６，４８，５０，５２，５４，５６の比較結果に基づいて、第１電源VDD1および第２電源VDD2のノイズレベルをどのように判定し、パッド側およびピン側のスイッチ２０，２２をどのようにオンするかオフするかは、必要に応じて適宜決定することができる。
また、周波数成分を抽出する場合、LPF、BPF（バンドパスフィルタ）およびHPFを用いて、第１電源VDD1のノイズおよび第２電源VDD2のノイズのそれぞれについて１以上、何段階の周波数領域に分けて周波数成分を抽出してもよい。分割する周波数領域の数を増やすことにより、それぞれの周波数領域の電源インピーダンスを下げるように制御することができる。
参照電圧も第１および第２の参照電圧からなる２つの参照電圧に限定されず、１つの参照電圧だけでもよいし、または、３以上の参照電圧を使用してもよい。参照電圧の数を増やすことにより、ノイズレベルを正確に判定することができる。
また、ノイズ判定回路２４は、半導体チップ２６上に配置してもよい。

【0064】

次に、電源インピーダンス最適化装置１０の動作を説明する。

【0065】

第１電源VDDのノイズおよび第２電源VDD2のノイズは、それぞれ、ノイズ検出回路１６，１８により常に検出される。
ノイズ判定回路２４により、第１電源VDD1のノイズおよび第２電源VDD2のノイズの、LPF３０，３２側の低周波成分およびHPF３４，３６側の高周波成分から、これら低周波成分および高周波成分のノイズレベルが判定され、そのノイズレベルの判定結果に基づいて、スイッチ２０，２２のオンオフが制御される。

【0066】

つまり、半導体装置１２が実装されたプリント基板１４では、回路の動作状態に応じて発生する各周波数帯域の周波数成分のノイズレベルに基づいて、スイッチ２０，２２のオンオフが制御され、言い換えると、第１電源VDD1の電源ラインと第２電源VDD2の電源ラインとのマージポイントが変更され、第１電源VDD1の電源ラインと第２電源VDD2の電源ラインとが接続されるか、または、非接続とされる。
これにより、ノイズレベルに基づいて電源インピーダンスが常に最適化されるように変化するため、システム全体のノイズを低減することができ、その動作マージンを増やすことができる。また、マージポイントに応じて、電源インピーダンスを下げることができる周波数領域が変化するため、独立性を保ちたい周波数領域では電源を分離し、電源インピーダンスを下げたい周波数領域では、電源インピーダンスを下げることができる。

【0067】

最後に、電源インピーダンス最適化装置１０にノイズを入力して行ったシミュレーションの結果について説明する。

【0068】

図７は、図１に示す電源インピーダンス最適化装置のシミュレーションモデルを表す一例の回路図である。シミュレーションは、半導体チップ２６の２つのパッド６０，６２に対応する第１電源VDD1および第２電源VDD2の電源ラインに、それぞれ、１GHzおよび１MHzのノイズを入力した場合、および、１GHzおよび１０MHzのノイズを入力した場合について行った。

【0069】

第１電源VDD1および第２電源VDD2の電源ラインに、それぞれ、１GHzおよび１MHzのノイズを入力してシミュレーションを行った結果、電源が分離されている場合には、第１電源VDD1の１GHz成分のノイズは、第２電源VDD2に回り込まなかった。逆も同じように、回り込まなかった。しかし、第２電源VDD2側の１MHz成分のノイズは、プリント基板１４まで伝わった。
電源をパッド６０，６２間で接続した場合、第１電源VDD1の１GHz成分のノイズは第２電源VDD2に回り込んだが、第２電源VDD2の１MHz成分のノイズは第１電源VDD1に回り込まず、第２電源VDD2の１MHz成分のノイズは、プリント基板１４に伝わらなかった。
電源をピン６４，６６間で接続した場合、若干、第２電源VDD2の１MHz成分のノイズが第１電源VDD1に回り込んだが、第１電源VDD1の１GHz成分のノイズは第２電源VDD2に回り込まず、第２電源VDD2の１MHz成分のノイズは、プリント基板１４に伝わらなかった。

【0070】

第１電源VDD1および第２電源VDD2の電源ラインに、それぞれ、１GHzおよび１０MHzのノイズを入力してシミュレーションを行った結果、電源をパッド６０，６２間で接続した場合には、若干、第１電源VDD1の１GHz成分のノイズが第２電源VDD2に回り込んだが、第２電源VDD2の１０MHz成分のノイズは第１電源VDD1側に回り込まず、第２電源VDD2の１０MHz成分のノイズは、プリント基板１４に伝わらなかった。
電源をピン６４，６６間で接続した場合、第２電源VDD2の１０MHz成分のノイズが第１電源VDD1側に回り込んだが、第１電源VDD1の１GHz成分のノイズは第２電源VDD2に回り込まず、第２電源VDD2の１０MHz成分のノイズは、プリント基板１４に伝わらなかった。

【0071】

このシミュレーションでは、電源が分離されている場合に、第２電源VDD2側のノイズがプリント基板１４まで伝わっていたが、電源をパッド６０，６２間で接続した場合、および、電源をピン６４，６６間で接続した場合の両方において、一方の電源のノイズが他方の電源へ若干回り込むが、第２電源VDD2のノイズはプリント基板１４まで伝わらず、ノイズを低減することができることを確認することができた。

【0072】

本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

【符号の説明】

【0073】

１０ インピーダンス最適化装置
１２ 半導体装置
１４ プリント基板
１６，１８ ノイズ検出回路
２０，２２ スイッチ
２４ ノイズ判定回路
２６ 半導体チップ
２８ パッケージ
３０，３２ LPF
３４，３６ HPF
３８，４０ 参照電圧発生回路
４２，４４，４６，４８，５０，５２，５４，５６ 比較器
５８ 判定回路
６０、６２ パッド
６４、６６ ピン
６８、７０ ボンディングワイヤ
７２ 容量成分
７４，７６ インダクタンス成分
７８ デカップリングコンデンサ
８０ レギュレータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】