特開 2015-144505 高周波電源

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-144505(P2015-144505A)

(43)【公開日】2015年8月6日

(54)【発明の名称】高周波電源

(51)【国際特許分類】

   H02M 7/493 20070101AFI20150710BHJP

   H05H 1/46 20060101ALI20150710BHJP

   H02M 7/48 20070101ALI20150710BHJP

【ＦＩ】

   H02M7/493

   H05H1/46 R

   H02M7/48 E

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

【全頁数】27

(21)【出願番号】特願2014-16498(P2014-16498)

(22)【出願日】2014年1月31日

(71)【出願人】

【識別番号】000000262

【氏名又は名称】株式会社ダイヘン

(74)【代理人】

【識別番号】100086380

【弁理士】

【氏名又は名称】吉田 稔

(74)【代理人】

【識別番号】100115369

【弁理士】

【氏名又は名称】仙波 司

(74)【代理人】

【識別番号】100168044

【弁理士】

【氏名又は名称】小淵 景太

(72)【発明者】

【氏名】伊吹 吉史

(72)【発明者】

【氏名】福本 佳樹

(72)【発明者】

【氏名】森井 龍哉

(72)【発明者】

【氏名】大上 泰幸

(72)【発明者】

【氏名】松岡 高広

(72)【発明者】

【氏名】深野 勝之

【テーマコード（参考）】

5H007

【Ｆターム（参考）】

5H007AA06

5H007CA01

5H007CB12

5H007CC05

5H007CC12

5H007DA04

5H007DB02

5H007DB03

5H007DC04

5H007DC05

5H007EA02

(57)【要約】

【課題】ＤＣ−ＤＣコンバータの出力が規定の出力範囲より小さくなる場合でも高周波電源から安定して電力を出力させる。
【解決手段】ＲＦ電力制御部７はＤＣ−ＤＣ変換部３の出力電圧を制御してＤＣ−ＲＦ変換部４の出力電力を制御する。ＲＦ合成部５はＤＣ−ＲＦ変換部４の２つの出力電圧の位相差θに応じた所定の割合で２つの出力電力Ｐ₁，Ｐ₂を合成した電力Ｐ_outを負荷に出力する。ＲＦ電力制御部７はＤＣ−ＤＣ変換部３内のスイッチ素子の最小のオン時間以上のパルス幅のＰＷＭ信号で出力電力Ｐ_outを制御できる場合は、θ＝０に設定してＰＷＭ信号のパルス幅を制御する第１の出力制御を行い、制御できない場合は、パルス幅を最小のオン時間に固定し、位相差θを制御する第２の出力制御を行う。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力電圧を断続するスイッチ素子を有し、ＰＷＭ信号により前記スイッチ素子のオン・オフ動作を制御して出力電圧が制御されるＤＣ−ＤＣ変換手段と、
前記ＤＣ−ＤＣ変換手段の出力電圧に応じた交流電力を生成して負荷に出力する交流電力出力手段と、
前記ＰＷＭ信号のパルス幅を制御することにより前記交流電力出力手段で生成される前記交流電力を制御する出力制御手段と、
を備える高周波電源において、
前記交流電力出力手段は、
入力される交流信号の振幅を前記ＤＣ−ＤＣ変換手段の出力電圧に応じた振幅に増幅する複数のＤＣ−ＲＦ変換手段と、
前記複数のＤＣ−ＲＦ変換手段から出力される複数の電力を各ＤＣ−ＲＦ変換手段に入力される交流信号の相互の位相差に応じた所定の割合で合成して前記負荷に出力する電力合成手段と、
を含み、
前記出力制御手段は、
前記位相差を前記割合が１となる所定値に固定し、前記ＰＷＭ信号のパルス幅を変化させて前記電力合成手段の出力電力を制御する第１の出力制御と、前記ＰＷＭ信号のパルス幅を所定の時間に固定し、前記位相差を前記所定値とは異なる値に変化させて前記電力合成手段の出力電力を制御する第２の出力制御を有し、
前記所定の時間以上のパルス幅を有するＰＷＭ信号によって前記負荷への出力電力の制御ができる場合は、前記第１の出力制御によって前記出力電力を制御し、前記ＰＷＭ信号のパルス幅を前記所定の時間よりも短くしなければ前記負荷への出力電力の制御ができない場合は、前記第２の出力制御によって前記出力電力を制御する、
ことを特徴とする高周波電源。

【請求項2】

前記出力制御手段は、
第１の制御指令値に基づいて前記ＤＣ−ＤＣ変換手段に対する前記ＰＷＭ信号を生成する第１の信号生成手段と、
第２の制御指令値に基づいて前記複数のＤＣ−ＲＦ変換手段に対する複数の前記交流信号を生成する第２の信号生成手段と、
前記負荷に出力される電力を検出する電力検出手段と、
出力制御の目標である目標電力に対する前記電力検出手段の検出電力の偏差に基づいて前記パルス幅の制御値を生成する制御値生成手段と、
前記制御値と予め設定された前記所定の時間に対応する閾値を比較する比較手段と、
前記制御値が前記閾値以上の値であれば、前記制御値生成手段で生成された制御値を前記第１の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記閾値を前記第１の制御指令値に設定する第１の制御指令値設定手段と、
前記制御値が前記閾値以上の値であれば、前記割合が１となる位相差の値を前記第２の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記偏差に基づいて生成した所定の値を前記第２の制御指令値に設定する第２の制御指令値設定手段と、
を含む、請求項１に記載の高周波電源。

【請求項3】

前記第１の信号生成手段は、キャリア信号と変調信号のレベルを比較することにより前記ＰＷＭ信号を生成し、
前記制御値生成手段は、前記制御値として前記変調信号を生成する、請求項２に記載の高周波電源。

【請求項4】

前記第１の信号生成手段は、周波数とパルス幅とに基づいて前記ＰＷＭ信号を生成し、
前記制御値生成手段は、前記制御値として前記ＰＷＭ信号のパルス幅を生成する、請求項２に記載の高周波電源。

【請求項5】

前記電力合成手段は、伝送トランスと電力消費用の抵抗を含むハイブリッド回路で構成され、前記複数の交流信号に位相差がある場合、各交流信号を当該位相差に応じた割合で合成して前記負荷に出力し、前記複数の交流信号の差分で電力消費用の負荷に電力消費をさせる、請求項２乃至４のいずれかに記載の高周波電源。

【請求項6】

前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、
前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を固定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする所定の位相差に設定する、請求項２乃至５のいずれかに記載の高周波電源。

【請求項7】

前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、
前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする位相差の１／２である第１の値に設定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記第１の値の符号を逆にした第２の値に設定する、請求項２乃至５のいずれかに記載の高周波電源。

【請求項8】

前記所定の時間は、前記スイッチ素子がスイッチング可能な最小のオン時間である、請求項１乃至７のいずれかに記載の高周波電源。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＤＣ−ＤＣ変換部とＤＣ−ＲＦ変換部を含み、ＤＣ−ＤＣ変換部の出力電圧を制御することによりＤＣ−ＲＦ変換部から出力される交流電力を制御する高周波電源に関する。特に、プラズマ処理システムに用いられる高周波電源の出力制御に関する。

【背景技術】

【0002】

図１９は、プラズマ処理システムに用いられる従来の高周波電源の内部構成の一例を示す図である。

【0003】

高周波電源１００は、ＡＣ−ＤＣ変換部１０１、ＤＣ−ＤＣ変換部１０２、ＤＣ−ＲＦ変換部１０３、ＲＦ検出部１０４、制御部１０５、ＰＷＭ信号生成部１０６及び高周波信号生成部１０７を含む構成である。高周波電源１００には負荷としてプラズマ処理装置２００が接続される。

【0004】

高周波電源１００は、ＤＣ−ＲＦ変換部１０３において高周波電力（ＲＦ電力）を生成し、ＲＦ検出部１０４を介してその高周波電力を負荷となるプラズマ処理装置２００に供給する。高周波電源１００からプラズマ処理装置２００に向かう高周波電力を進行波電力といい、プラズマ処理装置２００側から反射されて高周波電源１００に戻ってくる高周波電力を反射波電力という。ＤＣ−ＲＦ変換部１０３で生成され、ＲＦ検出部１０４を介してプラズマ処理装置２００に出力される高周波電力Ｐ_outは進行波電力に相当する。本明細書では、ＤＣ−ＲＦ変換部１０３の出力電力Ｐ_outを「進行波電力Ｐ_f」と表記し、プラズマ処理装置２００側から反射されて高周波電源１００に戻ってくる高周波電力を「反射波電力Ｐ_r」と表記することがある。

【0005】

ＡＣ−ＤＣ変換部１０１は、商用電源から所定の直流電圧Ｖ_ccを生成するブロックであり、ＤＣ−ＤＣ変換部１０２は、ＡＣ−ＤＣ変換部１０１から出力される直流電圧Ｖ_ccを任意の直流電圧Ｖ_dcに変換して出力するブロックである。ＤＣ−ＤＣ変換部１０２は、トランジスタ等の半導体スイッチ素子をブリッジ接続したブリッジ回路を含み、入力される直流電圧Ｖ_ccを半導体スイッチ素子で断続することにより任意の直流電圧Ｖ_dcに変換する。

【0006】

ＤＣ−ＲＦ変換部１０３は、ＤＣ−ＤＣ変換部から出力される直流電圧Ｖ_dcを駆動用電源として高周波信号生成部１０７から入力される高周波信号ｖを増幅してプラズマ処理装置２００に出力するブロックである。

【0007】

プラズマ処理装置２００は、プラズマ処理中にプラズマの発生状態や半導体ウェハや液晶基板等の被加工物の状態が変化することによって高周波電源１００から見た負荷インピーダンスＺ_Lが変化する。負荷インピーダンスＺ_Lが高周波電源１００の出力インピーダンスＺ_Gと整合していれば、高周波電源１００から出力される進行波電力Ｐ_fは、プラズマ処理装置２００に供給されるが、不整合の場合は、進行波電力Ｐ_fの一部が反射されて反射波電力Ｐ_rとして高周波電源１００側に戻ってくる。

【0008】

ＲＦ検出部１０４は、高周波電源１００からプラズマ処理装置２００に向かう進行波電力Ｐ_f及びプラズマ処理装置２００側から戻ってくる反射波電力Ｐ_rを検出する機能を有する。ＲＦ検出部１０４は、進行波電力Ｐ_fの検出値又は進行波電力Ｐ_fから反射波電力Ｐ_rを減算した負荷側電力Ｐ_loadの検出値を、検出電力Ｐ_oとして制御部１０５に出力するブロックである。ＲＦ検出部１０４の検出電力Ｐ_oを進行波電力Ｐ_fの検出値とするか、負荷側電力Ｐ_loadの検出値とするかは予め定めておく。以下では、検出電力Ｐ_oとして進行波電力Ｐ_fの検出値が出力される場合について説明する。

【0009】

制御部１０５は、ＤＣ−ＤＣ変換部１０２の出力電圧Ｖ_dcを制御して検出電力Ｐ_oが目標値（目標電力）Ｐ_cになるように制御するブロックである。制御部１０５は、所定の周期で目標電力Ｐ_cに対する検出電力Ｐ_oの偏差Ｅ＝Ｐ_c−Ｐ_oに基づいて制御値Ｃ_oを算出し、その制御値Ｃ_oをＰＷＭ信号生成部１０６に出力する。ＰＷＭ信号生成部１０６は、ＤＣ−ＤＣ変換部１０２内の半導体スイッチ素子のオン・オフ動作を制御するＰＷＭ（Pulse Width Modulatin）信号（パルス幅変調信号）を生成するブロックである。ＰＷＭ信号生成部１０６は、例えば、制御部１０５から入力される制御値Ｃ_oと鋸波のキャリア信号Ｓ_Cのレベルを比較してＳ_C≦Ｃ_oの期間をパルス幅とするＰＷＭ信号Ｓ_PWMを生成し、ＤＣ−ＤＣ変換部１０２に出力する。

【0010】

負荷インピーダンスＺ_Lは、実用上ＤＣ−ＲＦ変換部１０３から負荷側を見たインピーダンスと等しい見なすことができるので、ＤＣ−ＲＦ変換部１０３に接続されている負荷のインピーダンスを「Ｚ_L」とし、ＤＣ−ＲＦ変換部１０３の動作状態によって決まる係数を「Ｋ」とすると、ＤＣ−ＤＣ変換部１０２の出力電圧Ｖ_dcとＤＣ−ＲＦ変換部１０３の出力電力Ｐ_outとの間には、
Ｐ_out＝Ｋ×（Ｖ_dc²／｜Ｚ_L｜）…（１）
の関係がある。負荷インピーダンスＺ_Lが固定であれば、ＤＣ−ＲＦ変換部１０３の出力電力Ｐ_outは、（１）式よりＤＣ−ＤＣ変換部１０２の出力電圧Ｖ_dcの２乗に比例するので、ＤＣ−ＤＣ変換部１０２の出力電圧Ｖ_dcを制御することによってＤＣ−ＲＦ変換部１０３の出力電力Ｐ_outを制御することができる。

【0011】

従って、高周波電源１００は、Ｐ_c＜Ｐ_oであれば、ＰＷＭ信号Ｓ_PWMのパルス幅を小さくしてＤＣ−ＤＣ変換部１０２の出力電圧Ｖ_dcを低下させ、Ｐ_c＞Ｐ_oであれば、ＰＷＭ信号Ｓ_PWMのパルス幅を広くしてＤＣ−ＤＣ変換部１０２の出力電圧Ｖ_dcを上昇させて検出電力Ｐ_oが目標電力Ｐ_cとなるように制御する。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開２００９−２９６７６３号公報

【特許文献2】特開平０６−１４１５５２号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

ところで、ＤＣ−ＤＣ変換部１０２に用いられる半導体スイッチ素子には、スイッチング特性にオン（半導体スイッチ素子が導通した状態）となる最小時間Ｔ_min（以下、この最小時間を「オン最小時間」という。）があるため、ＤＣ−ＤＣ変換部１０２を安定して駆動するためにはＰＷＭ信号Ｓ_PWMのパルス幅をオン最小時間Ｔ_min以上の範囲で制御する必要がある。

【0014】

このため、ＰＷＭ信号Ｓ_PWMのパルス幅をオン最小時間Ｔ_minまで小さくしても検出電力Ｐ_oが目標電力Ｐ_cにならない場合は、検出電力Ｐ_oを目標電力Ｐ_cに制御できなくなるという不都合が生じる。

【0015】

従来、半導体スイッチ素子のスイッチング特性に基づくＰＷＭ信号のパルス幅の制御範囲の制約の問題を解決する方法としてＰＷＭ信号のパルスを間引く制御方式が提案されている。

【0016】

例えば、特開２００９−２９６７６３号公報には、高周波電源の出力電圧Ｖ_dcを目標電圧Ｖ_tにするべくＰＷＭ信号のパルス幅を変化させ、そのパルス幅がオン最小時間Ｔ_minになっても出力電圧Ｖ_dcが目標電圧Ｖ_tにならない場合、ＰＷＭ信号のパルス幅をオン最小時間Ｔ_minに固定し、ＰＷＭ信号の単位時間当たりのパルス数を少なくして出力電圧Ｖ_dcを目標電圧Ｖ_tに制御する方法が提案されている。

【0017】

また、特開平０６−１４１５５２号公報には、高周波インバータのスイッチング半導体素子のオン・オフ制御を行うゲート信号をＰＤＭ（Pulse Density Modulatin）制御方式によって生成することが提案されている。ＰＤＭ制御方式は、インバータの入力電圧（直流電圧）と出力周波数を一定にし、出力電圧を方形波パルスにするか、ゼロにするかを出力電圧指令値に応じて周期毎に選択する制御方式である。ＰＤＭ制御方式は、周波数及びデューティ比が一定のパルス信号の一部のパルスを間引いてパルスの密度を変化させる方式に相当するから、基本的に特開２００９−２９６７６３号公報に記載の方法と同じ考え方である。

【0018】

上記のパルスを間引く方式をＤＣ−ＤＣ変換部１０２へのＰＷＭ信号Ｓ_PWMに適用した場合、半導体スイッチ素子をブリッジ接続したブリッジ回路から出力される電圧波形（入力電圧を断続した波形）がＰＷＭ信号Ｓ_PWMの波形に対応してパルスの間引かれた部分ではゼロレベルとなるので、その波形を平滑してもＤＣ−ＤＣ変換部１０２の出力電圧Ｖ_dcはレベルが一定の綺麗な直流電圧の波形にはならない。

【0019】

ＤＣ−ＤＣ変換部１０２から出力される直流電圧Ｖ_dcはＤＣ−ＲＦ変換部１０３の駆動用電圧であるから、出力電圧Ｖ_dcが不安定になると、ＤＣ−ＲＦ変換部１０３から出力される交流電圧ｖ_outのレベルが不安定になるとともにその交流電圧ｖ_outにＰＷＭ信号Ｓ_PWMの周波数のスプリアス成分が含まれるようになるので、高周波電源１００の出力電圧ｖ_out及び出力電流ｉ_outの品質が低下する。従って、ＤＣ−ＤＣ変換部１０２のＰＷＭ信号Ｓ_PWMに対して一部のパルスを間引く方式は、負荷インピーダンスＺ_Lが変動するプラズマ処理システムの高周波電源には採用し難い。

【0020】

本発明は、上記の課題に鑑みてなされたものであって、低出力領域の電力制御を安定して行うことができる高周波電源を提供することを目的とする。

【課題を解決するための手段】

【0021】

本発明に係る高周波電源は、入力電圧を断続するスイッチ素子を有し、ＰＷＭ信号により前記スイッチ素子のオン・オフ動作を制御して出力電圧が制御されるＤＣ−ＤＣ変換手段と、前記ＤＣ−ＤＣ変換手段の出力電圧に応じた交流電力を生成して負荷に出力する交流電力出力手段と、前記ＰＷＭ信号のパルス幅を制御することにより前記交流電力出力手段で生成される前記交流電力を制御する出力制御手段と、を備える高周波電源において、前記交流電力出力手段は、入力される交流信号の振幅を前記ＤＣ−ＤＣ変換手段の出力電圧に応じた振幅に増幅する複数のＤＣ−ＲＦ変換手段と、前記複数のＤＣ−ＲＦ変換手段から出力される複数の電力を各ＤＣ−ＲＦ変換手段に入力される交流信号の相互の位相差に応じた所定の割合で合成して前記負荷に出力する電力合成手段と、を含み、前記出力制御手段は、前記位相差を前記割合が１となる所定値に固定し、前記ＰＷＭ信号のパルス幅を変化させて前記電力合成手段の出力電力を制御する第１の出力制御と、前記ＰＷＭ信号のパルス幅を所定の時間に固定し、前記位相差を前記所定値とは異なる値に変化させて前記電力合成手段の出力電力を制御する第２の出力制御を有し、前記所定の時間以上のパルス幅を有するＰＷＭ信号によって前記負荷への出力電力の制御ができる場合は、前記第１の出力制御によって前記出力電力を制御し、前記ＰＷＭ信号のパルス幅を前記所定の時間よりも短くしなければ前記負荷への出力電力の制御ができない場合は、前記第２の出力制御によって前記出力電力を制御することを特徴とする（請求項１）。

【0022】

上記の高周波電源において、前記出力制御手段は、第１の制御指令値に基づいて前記ＤＣ−ＤＣ変換手段に対する前記ＰＷＭ信号を生成する第１の信号生成手段と、第２の制御指令値に基づいて前記複数のＤＣ−ＲＦ変換手段に対する複数の前記交流信号を生成する第２の信号生成手段と、前記負荷に出力される電力を検出する電力検出手段と、出力制御の目標である目標電力に対する前記電力検出手段の検出電力の偏差に基づいて前記パルス幅の制御値を生成する制御値生成手段と、前記制御値と予め設定された前記所定の時間に対応する閾値を比較する比較手段と、前記制御値が前記閾値以上の値であれば、前記制御値生成手段で生成された制御値を前記第１の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記閾値を前記第１の制御指令値に設定する第１の制御指令値設定手段と、前記制御値が前記閾値以上の値であれば、前記割合が１となる位相差の値を前記第２の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記偏差に基づいて生成した所定の値を前記第２の制御指令値に設定する第２の制御指令値設定手段と、を含むとよい（請求項２）。

【0023】

上記の高周波電源において、前記第１の信号生成手段は、キャリア信号と変調信号のレベルを比較することにより前記ＰＷＭ信号を生成し、前記制御値生成手段は、前記制御値として前記変調信号を生成するとよい（請求項３）。

【0024】

上記の高周波電源において、前記第１の信号生成手段は、周波数とパルス幅とに基づいて前記ＰＷＭ信号を生成し、前記制御値生成手段は、前記制御値として前記ＰＷＭ信号のパルス幅を生成するとよい（請求項４）。

【0025】

上記の高周波電源において、前記電力合成手段は、伝送トランスと電力消費用の抵抗を含むハイブリッド回路で構成され、前記複数の交流信号に位相差がある場合、各交流信号を当該位相差に応じた割合で合成して前記負荷に出力し、前記複数の交流信号の差分で電力消費用の負荷に電力消費をさせるとよい（請求項５）。

【0026】

上記の高周波電源において、前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を固定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする所定の位相差に設定するとよい（請求項６）。

【0027】

上記の高周波電源において、前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする位相差の１／２である第１の値に設定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記第１の値の符号を逆にした第２の値に設定するとよい（請求項７）。

【0028】

上記の高周波電源において、前記所定の時間は、前記スイッチ素子がスイッチング可能な最小のオン時間であるとよい（請求項８）。

【発明の効果】

【0029】

本発明によれば、交流電力出力手段に交流電力を生成する複数のＤＣ−ＲＦ変換手段と、各ＤＣ−ＲＦ変換手段の出力電力を合成する電力合成手段を設け、所定の時間（例えば、ＤＣ−ＤＣ変換手段の出力電圧を制御するスイッチ素子のスイッチング特性に基づく最小のオン時間）以上のパルス幅を有するＰＷＭ信号によって負荷への出力電力の制御ができる場合は、当該ＰＷＭ信号のパルス幅を変化させて出力電力を制御する第１の出力制御を行い、前記ＰＷＭ信号のパルス幅を前記所定の時間よりも短くしなければ負荷への出力電力の制御ができない場合は、ＰＷＭ信号のパルス幅を最小のオン時間に固定し、複数のＤＣ−ＲＦ変換手段に入力される複数の交流信号の相互の位相差を変化させて出力電力を制御する第２の出力制御に切り換えるようにしているので、出力電力を広い範囲で安定して好適に制御することができる。

【0030】

また、ＤＣ−ＤＣ変換手段の出力電圧によって制御可能な出力電力が負荷の変動により変動しても所定の時間以上のパルス幅を有するＰＷＭ信号で出力電力を制御できる場合は、第１の出力制御を第２の出力制御に切り換えないので、電力合成手段で不必要に電力ロスをさせて出力制御をすることがない。

【図面の簡単な説明】

【0031】

【図1】本発明に係る高周波電源の内部構成を示すブロック図である。

【図2】ＡＣ−ＤＣ変換部を構成する電源回路の回路例を示す図である。

【図3】ＤＣ−ＤＣ変換部の回路例を示す図である。

【図4】ＤＣ−ＲＦ変換部の回路例を示す図である。

【図5】ＲＦ合成部の回路例を示す図である。

【図6】位相差とＲＦ合成部での電力の合成割合との関係を示す図である。

【図7】ＲＦ合成部の他の回路例を示す図である。

【図8】従来の高周波電源に接続される負荷のインピーダンスが変動した場合のＤＣ−ＤＣコンバータの出力電流と出力電圧の関係をシミュレーションした一例である。

【図9】第１の制御信号生成部の内部構成とＰＷＭ信号の生成方法を示す図である。

【図10】第２の制御信号生成部の内部構成とＰＷＭ信号の生成方法を示す図である。

【図11】ＲＦ電力制御部による高周波電源の負荷への出力電力の制御手順を示すフローチャートである。

【図12】最小出力電力よりも高い所定の出力電力値で位相差による出力制御に切り替えた場合の電力ロスを説明するための図である。

【図13】３個のＤＣ−ＲＦ変換部と２個のＲＦ合成部を設ける場合のブロック構成例を示す図である。

【図14】３個のＤＣ−ＲＦ変換部と２個のＲＦ合成部を設ける場合の他のブロック構成例を示す図である。

【図15】４個のＤＣ−ＲＦ変換部と３個のＲＦ合成部を設ける場合のブロック構成例を示す図である。

【図16】４個のＤＣ−ＲＦ変換部と３個のＲＦ合成部を設ける場合の他のブロック構成例を示す図である。

【図17】ＲＦ合成部を３つ以上の入力電力を合成する回路で構成する場合の回路例を示す図である。

【図18】インピーダンス整合装置を備えたプラズマ処理システムの構成を示す図である。

【図19】従来の高周波電源の内部構成の一例を示す図である。

【発明を実施するための形態】

【0032】

以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。特に、プラズマ処理システムに適用される高周波電源を例に説明する。

【0033】

図１は、本発明に係る高周波電源の内部構成を示すブロック図である。

【0034】

高周波電源１は、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３、ＤＣ−ＲＦ変換部４、ＲＦ合成部５、ＲＦ検出部６及びＲＦ電力制御部７を含む。ＤＣ−ＲＦ変換部４には同一構成の２つのＤＣ−ＲＦ変換部４Ａ，４Ｂが設けられている。第１のＤＣ−ＲＦ変換部４Ａから出力される電力Ｐ₁と第２のＤＣ−ＲＦ変換部４Ｂから出力される電力Ｐ₂がＲＦ合成部５で合成されて高周波電源１の出力端に接続されるプラズマ処理装置（図示省略）に出力される。ＤＣ−ＲＦ変換部４とＲＦ合成部５を含む部分は負荷に高周波電力を出力する高周波生成部Ｕを構成し、プラズマ処理装置は高周波電源１に対する負荷に相当している。

【0035】

高周波電源１は、プラズマ処理が開始されると、ＲＦ合成部５から高周波電力Ｐ_outを出力し、ＲＦ検出部６を介して負荷となるプラズマ処理装置に供給する。プラズマ処理装置のインピーダンス（負荷インピーダンスＺ_L）はプラズマ処理中に変動するから、高周波電源１とプラズマ処理装置のインピーダンス不整合によりＲＦ合成部５の出力電力Ｐ_outの一部の電力が反射されて高周波電源１に戻ってくる。

【0036】

なお、高周波電源１からプラズマ処理装置に向かう高周波電力を進行波電力Ｐ_fといい、プラズマ処理装置側から反射されて高周波電源１に戻ってくる高周波電力を反射波電力Ｐ_rという。ＲＦ合成部５から出力される高周波電力Ｐ_outは進行波電力Ｐ_fに相当する。したがって、本明細書では、ＲＦ合成部５から出力される高周波電力Ｐ_outを「進行波電力Ｐ_f」と表記することがある。

【0037】

高周波電源１は、ＲＦ検出部６で検出される検出電力Ｐ_oが目標電力Ｐ_cとなるようにフィードバック制御する。高周波電源１は、フィードバック制御において、目標電力Ｐ_cに対する検出電力Ｐ_oの偏差Ｅ（＝Ｐ_c−Ｐ_o）に基づいて第１制御指令値Ｃ_S1と第２制御指令値Ｃ_S2を生成する。高周波電源１は、第１制御指令値Ｃ_S1によりＤＣ−ＤＣ変換部３へのＰＷＭ信号Ｓ_PWMのパルス幅を制御することによってＤＣ−ＤＣ変換部３の出力電圧Ｖ_dcを制御し（以下、この制御を「第１の出力制御」という。）、第２制御指令値Ｃ_S2によりＤＣ−ＲＦ変換部４への２つの高周波信号ｖ₁，ｖ₂の相互の位相差θを制御することによってＲＦ合成部５の２つの電力Ｐ₁，Ｐ₂の合成割合η(θ)を制御する（以下、この制御を「第２の出力制御」という。）ことによってＲＦ合成部５の出力電力Ｐ_outを制御する。

【0038】

そして、高周波電源１は、後述するように、ＰＷＭ信号Ｓ_PWMのパルス幅がＤＣ−ＤＣ変換部３内の半導体スイッチ素子Ｑ_A（図３参照）のオン最小時間Ｔ_min以上となる場合は、第１の出力制御によってＲＦ合成部５の出力電力Ｐ_outを変化させて目標電力Ｐ_cに制御し、ＰＷＭ信号Ｓ_PWMのパルス幅がオン最小時間Ｔ_minよりも小さくなる場合は、第２の出力制御によってＲＦ合成部５の出力電力Ｐ_outを変化させて目標電力Ｐ_cに制御する。第１の出力制御と第２の出力制御の詳細は後述する。

【0039】

ＡＣ−ＤＣ変換部２は、商用電源からＤＣ−ＤＣ変換部３への入力電圧（直流電圧）Ｖ_ccを生成する回路ブロックである。ＡＣ−ＤＣ変換部２は、例えば、図２に示す４個の半導体整流素子Ｄをブリッジ接続した整流回路２０１と平滑回路２０２とからなる周知の電源回路で構成される。

【0040】

ＤＣ−ＤＣ変換部３は、ＡＣ−ＤＣ変換部２から入力される直流電圧Ｖ_ccを任意の電圧値の直流電圧Ｖ_dcに変換してＤＣ−ＲＦ変換部４に入力する回路ブロックである。ＤＣ−ＤＣ変換部３は、ＤＣ−ＲＦ変換部４内の第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂからそれぞれ出力される交流電力Ｐ₁，Ｐ₂を制御する機能を果たす。

【0041】

ＤＣ−ＤＣ変換部３は、例えば、図３に示す、インバータに整流回路を組み合わせた周知のＤＣ−ＤＣコンバータで構成される。図３の回路例は、４個の半導体スイッチ素子Ｑ_Aをブリッジ接続したフル・ブリッジ回路からなるインバータ３０１を、トランスＴ１を介して整流回路３０２に接続した回路である。整流回路３０２は、４個の半導体整流素子Ｄ_Aをブリッジ接続し、その出力に平滑用のコンデンサＣを接続した回路である。半導体スイッチ素子Ｑ_Aには、バイポーラトランジスタ、電界効果型トランジスタ、ＩＧＢＴ等が用いられ、半導体整流素子Ｄ_Aにはダイオードが用いられる。

【0042】

トランスＴ１の一次巻線が接続されるインバータ３０１の出力ラインには、フェーズ・シフト・フル・ブリッジＰＷＭ制御方式によりインバータ３０１のソフトスイッチングを実現するために、インダクタＬ１が挿入されている。このため、トランスＴ１の一次巻線の両端の電圧レベルは、出力端子ａ，a’の出力レベルからインダクタＬ１の両端の電圧レベルの分だけ低下する。負荷インピーダンスＺ_Lの変動によってトランスＴ１の一次巻線に流れる負荷電流は変動するから、インバータ３０１の出力端子ａ，a’から出力される矩形波のレベルが一定であってもトランスＴ１の一次巻線の両端の電圧レベルは負荷インピーダンスＺ_Lの変動によって変動し、ＤＣ−ＤＣ変換部３の出力電圧Ｖ_dcも変動する。

【0043】

ＤＣ−ＤＣ変換部３の出力電圧Ｖ_dcは、ＲＦ電力制御部７で生成されるＰＷＭ信号Ｓ_PWMによってインバータ３０１の４個の半導体スイッチ素子Ｑ_Aのオン・オフ動作を制御することにより、制御される。本実施形態では、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONが半導体スイッチ素子Ｑ_Aのオン最小時間Ｔ_minよりも小さくならないように制御されるが、後述するように、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONがオン最小時間Ｔ_minに固定されてもＤＣ−ＤＣ変換部３から出力される電圧Ｖ_dcは、負荷インピーダンスＺ_Lの変動によって変動する。

【0044】

本実施形態では、フェーズ・シフト・フル・ブリッジＰＷＭ制御方式によりインバータ３０１をソフトスイッチングするために、インバータ３０１とトランスＴ１の間にインダクタＬ１を挿入しているが、インダクタＬ１を除いた回路でもよい。

【0045】

ＤＣ−ＲＦ変換部４は、ＤＣ−ＤＣ変換部３から入力される直流電力を予め設定された高周波の交流電力に変換する回路ブロックである。予め設定された高周波は、２．０ＭＨｚ、１３．５６ＭＨｚ、４０．６８ＭＨｚなどのプラズマ処理用に規定された周波数である。

【0046】

第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂは、図４に示すハーフ・ブリッジ型のスイッチング・アンプで構成される。同図に示すスイッチング・アンプは、一対の電源端子ｂ，ｂ’の間に２つの同一タイプの半導体スイッチ素子Ｑ_Bの直列回路を接続し、２つの半導体スイッチ素子Ｑ_Bの接続点ｎと出力端子ｃとの間にフィルタ回路４０１を接続して出力回路が構成されている。フィルタ回路４０１は、コンデンサＣ₁とインダクタが直列接続された共振回路と、インダクタとコンデンサＣ₂がＬ型接続されたインピーダンス変換回路とを接続した回路である。なお、図４のインダクタＬ２は、共振回路のインダクタとインピーダンス変換回路のインダクタを合成したものである。トランスＴは、一次巻線に入力される高周波信号ｖ₁（電圧信号）から一対の半導体スイッチ素子Ｑ_Bの駆動を行う互いに極性が反転した２つの駆動信号ｖ₁’，−ｖ₁’を生成する。すなわち、トランスＴは、一対の半導体スイッチ素子Ｑ_Bの駆動を行うドライブ回路を構成している。

【0047】

一方の電源端子ｂにＤＣ−ＤＣ変換部３から出力される直流電圧Ｖ_dcが入力され、他方の電源端子ｂ’は接地されている。本実施形態では、他方の電源端子ｂ’を接地しているが、ＤＣ−ＤＣ変換部３から出力される直流電圧Ｖ_dcの逆極性の電圧−Ｖ_dcを他方の電源端子ｂ’に入力するようにしてもよい。一対の半導体スイッチ素子Ｑ_BにはＮチャネル型のＭＯＳＦＥＴが用いられるが、バイポーラトランジスタ等の他の種類のトランジスを用いることができる。また、一対の半導体スイッチ素子Ｑ_BをＮチャネル型とＰチャネル型を組み合わせたコンプリメンタリ型にしてもよい。この場合は、トランスＴ２を省いて高周波信号ｖをそれぞれＮチャネル型のＭＯＳＦＥＴとＰチャネル型のＭＯＳＦＥＴのゲートに入力してもよい。

【0048】

第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの各トランスＴ２の一次巻線に入力される高周波信号ｖ₁，ｖ₂は、ＲＦ電力制御部７で生成される。高周波信号ｖ₁，ｖ₂をｖ₁＝Ａ₁・sin(ω・ｔ＋φ₁)、ｖ₂＝Ａ₂・sin(ω・ｔ＋φ₂)（ω＝２・π・ｆ）で表わすと、ＰＷＭ信号Ｓ_PWMのパルス幅が半導体スイッチ素子Ｑ_Aのオン最小時間Ｔ_min以上の場合は、φ₁＝φ₂＝０として両者の位相差が無い高周波信号ｖ₁，ｖ₂が第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂに入力されるが、ＰＷＭ信号Ｓ_PWMのパルス幅を半導体スイッチ素子Ｑ_Aのオン最小時間Ｔ_minにしても、検出電力Ｐ_o＞目標電力Ｐ_cの場合は、第１のＤＣ−ＲＦ変換部４Ａにｖ₁＝Ａ・sin(ω・ｔ)（φ₁＝０）の高周波信号ｖ₁が入力され、第２のＤＣ−ＲＦ変換部４Ｂにｖ₂＝Ａ・sin(ω・ｔ＋θ)（φ₂＝θ≠０）の高周波信号ｖ₂が入力される。高周波信号ｖ₁，ｖ₂の生成方法については後述する。

【0049】

第１のＤＣ−ＲＦ変換部４Ａでは、高周波信号ｖ₁＝Ａ・sin(ω・ｔ)がトランスＴ２の一次巻線に入力されると、トランスＴ２の一方の二次巻線から同相の高周波信号ｖ₁’＝Ａ’・sin(ω・ｔ)が出力され、トランスＴ２の他方の二次巻線から逆相の高周波信号−ｖ₁’＝−Ａ’・sin(ω・ｔ)が出力される。同相の高周波信号ｖ₁’は、一方の半導体スイッチ素子Ｑ_B（図４では上側の半導体スイッチ素子Ｑ_B）に入力され、逆相の高周波信号−ｖ₁’は、他方の半導体スイッチ素子Ｑ_B（図４では下側の半導体スイッチ素子Ｑ_B）に入力される。２つの半導体スイッチ素子Ｑ_Bは、Ｎチャネル型ＭＯＳＦＥＴであるから、一方の半導体スイッチ素子Ｑ_Bは、高周波信号ｖ₁’のハイレベル期間にオン動作をし、他方の半導体スイッチ素子Ｑ_Bは、高周波信号−ｖ₁’のハイレベル期間にオン動作をする。すなわち、２つの半導体スイッチ素子Ｑ_Bは、高周波信号ｖ₁’の半周期毎に交互にオン・オフ動作を繰り返す。

【0050】

２つの半導体スイッチ素子Ｑ_Bが交互にオン・オフ動作を繰り返すことによって接続点ｎの電圧はｖ₁’＞０の期間に「Ｖ_dc」となり、ｖ₁’≦０の期間に接地レベルとなるように矩形波状に変化し、その矩形波がフィルタ回路４０１で直流分とスイッチングノイズが除去されて出力端子ｃ，ｃ’から出力される。出力端子ｃ，ｃ’から出力される電圧ｖ_1outは、高周波信号ｖ₁の振幅を増幅した電圧である。出力電圧ｖ_1outの振幅は、電源端子ｂに入力される直流電圧Ｖ_dcによって決まるから、ＤＣ−ＤＣ変換部３の出力電圧Ｖ_dcの変化に応じて出力電圧ｖ_1outの振幅は変化する。

【0051】

第２のＤＣ−ＲＦ変換部４Ｂでは、入力される高周波信号ｖ₂が高周波信号ｖ₁に対して位相差θを有する点が異なるだけで、上述した第１のＤＣ−ＲＦ変換部４Ａと同様の動作を行う。

【0052】

なお、本実施形態では、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂをハーフ・ブリッジ型のスイッチング・アンプで構成しているが、フル・ブリッジ型やプッシュ・プル型のスイッチング・アンプで構成してもよい。また、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂは、スイッチング・アンプに限定されず、Ａ級、Ｂ級、Ｃ級、Ｄ級、Ｅ級等のアンプの方式も限定されることはない。

【0053】

ＲＦ合成部５は、ＤＣ−ＲＦ変換部４から出力される２つの電力Ｐ₁，Ｐ₂を合成する回路ブロックである。ＲＦ合成部５は、第１のＤＣ−ＲＦ変換部４Ａから出力される高周波電圧ｖ_1outと第２のＤＣ−ＲＦ変換部４Ｂから出力される高周波電圧ｖ_2outとに位相差θ（＝φ₂−φ₁≠０）があると、入力電力（Ｐ₁＋Ｐ₂）のうち位相差θに応じた一部の電力Ｐ_Rを内部の抵抗Ｒで熱消費し、残りの電力Ｐ_out（＝Ｐ₁＋Ｐ₂−Ｐ_R）を出力する機能を有する。

【0054】

ＲＦ合成部５は、例えば、図５に示す伝送トランスＴ３と抵抗Ｒとからなるハイブリッド回路によって構成される。ハイブリッド回路は、１つの出力ポートＮ_Sと２つの入力ポートＮ_A，Ｎ_Bを有し、ハイブリッド回路内の抵抗Ｒは、入力電力（Ｐ₁＋Ｐ₂）のうち位相差θに応じた一部の電力Ｐ_Rを熱消費するための電力消費素子として機能する。高周波電源１の伝送系の特性インピーダンスを「Ｒ_o」（例えば、５０［Ω］）とすると、入力ポートＮ_A，Ｎ_BのインピーダンスＲ_A，Ｒ_Bと出力ポートＮ_SのインピーダンスＲ_Sと抵抗Ｒは、Ｒ_A＝Ｒ_B＝Ｒ_o、Ｒ＝２・Ｒ_o、Ｒ_S＝Ｒ_o／２の関係を満たすように設計されている。

【0055】

図５に示すように、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ_1outは、入力ポートＮ_A，Ｎ_Bの一方のポートＮ_Aに入力され、第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ_2outは、他方のポートＮ_Bに入力され、出力ポートＮ_Sから出力電圧ｖ_1outと出力電圧ｖ_2outを合成した電圧ｖ_outが出力される。

【0056】

出力ポートＮ_Sに接続される負荷のインピーダンスが「Ｒ_o／２」の場合（ＲＦ合成部５と負荷とがインピーダンス整合をしている場合）のＲＦ合成部５の電力合成動作は、出力電圧ｖ_1out，ｖ_2outをそれぞれｖ_1out＝Ｖ・sin(ω・ｔ)、ｖ_2out＝Ｖ・sin(ω・ｔ＋θ)とすると、下記のようになる。

【0057】

抵抗Ｒの両端の電圧ｖ_Rは、
ｖ_R＝ｖ_1out−ｖ_2out＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)] …（２）
であり、ポートＮ_A，Ｎ_Bから伝送トランスＴ２に流れ込む電流ｉ₁，ｉ₂と抵抗Ｒを流れる電流ｉ_Rは、
ｉ₁＝ｖ_1out／Ｒ_o＝Ｖ・sin(ω・ｔ)／Ｒ_o…（３）
ｉ₂＝ｖ_2out／Ｒ_o＝Ｖ・sin(ω・ｔ＋θ)／Ｒ_o…（４）
ｉ_R＝ｖ_R／(２・Ｒ_o）＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]／(２・Ｒ_o）…（５）
である。

【0058】

従って、伝送トランスＴ１の一次巻線と二次巻線に流れる電流ｉ_L1，ｉ_L2は、
ｉ_L1＝ｉ₁−ｉ_R＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒ_o）…（６）
ｉ_L2＝ｉ₂＋ｉ_R＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒ_o）…（７）
で表わされ、出力ポートＮ_Sから出力される電流ｉ_outと電圧ｖ_outは、
ｉ_out＝ｉ_L1＋ｉ_L2＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／Ｒ_o …（８）
ｖ_out＝ｉ_out・（Ｒ_o／２）＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／２
＝Ｖ・cos(θ／２)・sin(ω・ｔ+θ／２)] …（９）
となる。

【0059】

出力ポートＮ_Sから出力される電力Ｐ_outと抵抗Ｒで消費される電力Ｐ_Rを求めると、
Ｐ_out＝ｖ_out²／（Ｒ_o／２）＝２・ｖ_out²／Ｒ_o
＝Ｖ²・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]²／（２・Ｒ_o）…（１０）
＝２・[Ｖ・cos(θ／２)]²・sin²(ω・ｔ＋θ/２)／Ｒ_o…（１０’）
Ｐ_R＝ｖ_R²／（２・Ｒ_o）
＝Ｖ²・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]²／（２・Ｒ_o）…（１１）
＝２・[Ｖ・sin(θ／２)]²・cos²(ω・ｔ＋θ/２)／Ｒ_o…（１１’）
となる。

【0060】

入力ポートＮ_A，Ｎ_Bから入力される電力Ｐ₁，Ｐ₂は、Ｐ₁＝Ｖ²・sin²(ω・ｔ)／Ｒ_o、Ｐ₂＝Ｖ²・sin²(ω・ｔ＋θ)／Ｒ_oであるから、ＲＦ合成部５に入力される電力Ｐ_inは、
Ｐ_in＝Ｐ₁＋Ｐ₂＝Ｖ²・[sin²(ω・ｔ)＋sin²(ω・ｔ＋θ)]／Ｒ_o
である。一方、ＲＦ合成部５から出力される電力Ｐ_outと抵抗Ｒで熱消費される電力Ｐ_Rの合計電力Ｐ_sumは、
Ｐ_sum＝Ｖ²・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]²／（２・Ｒ_o）
＋Ｖ²・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]²／（２・Ｒ_o）
＝Ｖ²・[sin²(ω・ｔ)＋sin²(ω・ｔ＋θ)］／Ｒ_o
であるから、Ｐ_in＝Ｐ_sumである。

【0061】

従って、θ＝０であれば、Ｐ_R＝０より、入力電力Ｐ_inがそのままＲＦ合成部５から出力され、θ≠０であれば、入力電力Ｐ₁，Ｐ₂を位相差θに応じた所定の割合η(θ)で合成した合成電力Ｐ_outＲＦ合成部５から出力されることになる。

【0062】

位相差θに応じた所定の割合η(θ)は、（１０’）式に示されるようにcos²(θ／２)であり、この特性は、図６の特性（イ）に示すようになる。位相差θをゼロから増加させると、電力の合成割合η(θ)は、cos²(θ／２)の特性で単調に減少し、位相差θ＝１８０［deg］でゼロになる。従って、位相差θをゼロから１８０［deg］の範囲で変化させることにより、ＲＦ合成部５から出力される電力Ｐ_outの大きさを制御することができる。

【0063】

なお、特性（イ）は、出力ポートＮ_Sに接続される負荷のインピーダンスが「Ｒ_o／２」の場合の例であるが、出力ポートＮ_Sに接続される負荷のインピーダンスが「Ｒ_o／２」と異なる場合でも位相差θをゼロから１８０［deg］の範囲で変化させることにより、ＲＦ合成部５から出力される電力Ｐ_outの大きさを制御することができる。

【0064】

ＲＦ合成部５に用いるハイブリッド回路は、図５に示した回路構成に限られない。例えば、図７に示す回路構成のハイブリッド回路をＲＦ合成部５に用いることができる。図７に示すハイブリッド回路は、伝送トランスＴ３の一次巻線と二次巻線の両端をそれぞれコンデンサＣ’で接続した回路構成を有し、一次巻線の両端と二次巻線の両端の４つの端子が不平衡の入出力端子となっている。ＲＦ合成部５として用いる場合は、一次巻線の一方の端子ｐ１が合成電力の出力端子となり、一次巻線の他方の端子ｐ２と二次巻線の一方の端子ｐ３が入力端子となり、二次巻線の他方の端子ｐ４は熱消費用の抵抗Ｒを接続する端子となる。

【0065】

図５に示す回路構成では位相差θが「０°」の場合は抵抗Ｒでの消費電力Ｐ_Rがゼロになったが、図７に示す回路構成では、位相差θが「９０°」の場合に抵抗Ｒでの消費電力Ｐ_Rがゼロになり、位相差θが「９０°」からずれると、そのずれ分に応じた電力Ｐ_Rが抵抗Ｒで消費される。すなわち、図７に示す回路構成の場合は、電力合成の割合η(θ)が図５に示す回路構成に対して「９０°」進むので、図６の特性（ロ）に示すように、cos²（θ／２＋π／２）＝sin²（θ／２）の特性になる。

【0066】

ＲＦ合成部５は、ハイブリッド回路と同様の機能を果たすものであれば、他の回路であってもよい。例えば、特開２００８−２８９２３号公報に記載の高周波電力合成器や実開平４−４８７１５号公報に記載の出力合成回路を用いることができる。

【0067】

ＲＦ検出部６は、ＲＦ合成部５から負荷（プラズマ処理装置）に向かう進行波電力Ｐ_fと負荷（プラズマ処理装置）側から戻ってくる反射波電力Ｐ_rを検出する機能を有する。そして、進行波電力Ｐ_fの検出値を進行波電力Ｐ_oとして検出する。または、進行波電力Ｐ_fの検出値から反射波電力Ｐ_rの検出値を減算した負荷側電力Ｐ_loadの検出値を検出電力Ｐ_o（＝Ｐ_f−Ｐ_r）として出力する。検出電力Ｐ_oはＲＦ電力制御部７に入力される。進行波電力Ｐ_fの検出値を検出電力Ｐ_oとするか、負荷側電力Ｐ_loadの検出値を検出電力Ｐ_oとするかは、予め定めておく。本実施形態では、進行波電力Ｐ_fの検出値を検出電力Ｐ_oとして出力する例を示す。なお、進行波電力Ｐ_fの検出値を検出電力Ｐ_oとして出力する場合は、反射波電力Ｐ_rを検出する機能を有しなくてもよい。

【0068】

従って、ＲＦ電力制御部７は、ＲＦ検出部６から検出電力Ｐ_oとして出力される進行波電力Ｐ_fが制御目標の電力Ｐ_c（以下、「目標電力Ｐ_c」という。）に一致するように、ＤＣ-ＤＣ変換部３のＰＷＭ信号Ｓ_PWMのパルス幅とＤＣ-ＲＦ変換部４から出力される高周波電圧ｖ_1out，ｖ_2outの位相差θを制御する。目標電力Ｐ_cは、予め設定されている出力電力のプロファイルに基づいてプラズマ処理中にＲＦ電力制御部７に設定される。

【0069】

ＲＦ電力制御部７は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータによって構成される。ＣＰＵがＲＯＭに記憶された所定の制御プログラムを実行することにより、ＰＷＭ信号Ｓ_PWMのパルス幅と高周波電圧ｖ_1out，ｖ_2outの位相差θが制御される。

【0070】

ここで、ＲＦ電力制御部７による高周波電源１の出力制御について説明する。

【0071】

負荷インピーダンスＺ_L（プラズマ処理装置のインピーダンス）の値は、一定ではなく、プロセスの進行に伴い変動する。負荷インピーダンスＺ_Lが変動すると、フィルタ回路４０１を構成する素子や配線における電圧降下の度合いが変動するため、仮にＤＣ−ＲＦ変換部４の２つの半導体スイッチ素子Ｑ_Bの接続点ｎにおける電圧値（矩形波なので平均値などで表した電圧値）が一定であっても、ＤＣ−ＲＦ変換部４の出力端における電圧値が変動する。そのため、ＤＣ−ＲＦ変換部４から出力される２つの電力Ｐ₁，Ｐ₂も変動する。従って、第１の出力制御だけでＲＦ合成部５の出力電力Ｐ_outを制御した場合、出力電力Ｐ_outの制御範囲は負荷インピーダンスＺ_Lの値によって異なる。

【0072】

図８は、高周波電源に接続される負荷のインピーダンスが変動した場合のＤＣ−ＤＣコンバータの出力電流と出力電圧の関係をシミュレーションした一例である。シミュレーションは、図１の回路構成でＤＣ−ＲＦ変換部４には同相の高周波信号ｖ₁，ｖ₂を入力し、ＤＣ−ＤＣ変換部３に入力するＰＷＭ信号Ｓ_PWMのパルス幅を変化させてＲＦ検出部６の検出電力Ｐ_oを目標電力Ｐ_cに一致させる制御（第１の出力制御）をした場合のＤＣ−ＤＣ変換部３の出力電圧Ｖ_dcと出力電流Ｉ_dcを、負荷に接続するＡ〜Ｉの負荷インピーダンスについて調べたものである。

【0073】

Ａ〜Ｉの負荷インピーダンスは、図８に示すスミスチャート上の点Ａ〜Ｉにプロットされるインピーダンスで、高周波電源１の出力インピーダンス（特性インピーダンスＲ_o）に対して、（反射係数Γ，位相ψ［deg］）がＡ＝（０．００，不定）、Ｂ＝（０．９９，±１８０），Ｃ＝（０．９９，＋１３５），Ｄ＝（０．９９，＋９０），Ｅ＝（０．９９，＋４５），Ｆ＝（０．９９，±０），Ｇ＝（０．９９，−４５），Ｈ＝（０．９９，−９０），Ｉ＝（０．９９，−１３５）となるインピーダンスである。

【0074】

各特性曲線に付した符号Ａ〜Ｉは、上記の負荷インピーダンスＡ〜Ｉに対応している。特性曲線Ａは、負荷インピーダンスが高周波電源１の出力インピーダンスと整合している場合のシミュレーション結果で、目標電力Ｐ_cを減少させるのに応じてＰＷＭ信号Ｓ_PWMのパルス幅を減少させると、ＤＣ−ＤＣ変換部３の出力電圧Ｖ_dcと出力電流Ｉ_dcが特性曲線Ａの右端から当該特性曲線Ａに沿って変化することを示している。

【0075】

特性曲線Ａの左端は、ＰＷＭ信号Ｓ_PWMのパルス幅がオン最小時間Ｔ_minになる点である。ＰＷＭ信号Ｓ_PWMのパルス幅はオン最小時間Ｔ_minよりも小さく制御できないので、特性曲線Ａの左端（「●」の点）より左側の領域は、第１の出力制御では出力制御ができない領域である。特性曲線Ａの左端に付した数値「１００」は、ＰＷＭ信号Ｓ_PWMのパルス幅をオン最小時間Ｔ_minに設定したときに高周波電源１から負荷に出力される出力電力Ｐ_out［Ｗ］を示している。特性曲線Ｂ〜Ｉについても同様である。

【0076】

同図に示されるように、第１の出力制御ではＰＷＭ信号Ｓ_PWMのパルス幅がオン最小時間Ｔ_minに制限されたときに高周波電源１が出力可能な出力電力Ｐ_outは、負荷インピーダンスの値によって異なることが分かる。同図のシミュレーション結果によれば、負荷インピーダンスＢ〜Ｉはいずれも全反射負荷であるが、負荷インピーダンスＢ，Ｃでは出力電力Ｐ_outを１００［Ｗ］以下に制御することができるのに対し、負荷インピーダンスＥ〜Ｈでは出力電力Ｐ_outを３７０［Ｗ］以下に制御することはできない。このため、例えば、負荷インピーダンスがスミスチャート上のＢ，Ｃの辺りにあり、高周波電源１の出力電力Ｐ_outが第１の出力制御によって２００［Ｗ］の目標電力Ｐ_cに制御できていても負荷インピーダンスがスミスチャート上のＥ〜Ｉの辺りに急変すると、第１の出力制御では高周波電源１の出力電力Ｐ_outを目標電力Ｐ_cに制御できない状態が生じる。

【0077】

そこで、本実施形態に係る高周波電源１では、目標電力Ｐ_cに対するＲＦ検出部６の検出電力Ｐ_o（出力電力Ｐ_outの検出値）の偏差Ｅ（＝Ｐ_c−Ｐ_o）に基づいてＰＷＭ信号Ｓ_PWMのパルス幅を操作する制御値Ｃ_oを設定し、その制御値Ｃ_oによって決定されるパルス幅がオン最小時間Ｔ_minよりも小さくなる場合は、ＰＷＭ信号Ｓ_PWMのパルス幅をオン最小時間Ｔ_minに固定し、ＤＣ−ＲＦ変換部４への２つの高周波信号ｖ₁，ｖ₂の相互の位相差θを変化させる制御に切り換えて検出電力Ｐ_oが目標電力Ｐ_cに一致するように制御する。すなわち、第１の出力制御を第２の出力制御に切り換えて負荷への出力電力Ｐ_outを目標電力Ｐ_cに制御する。

【0078】

ＲＦ電力制御部７には、上記の出力制御をするために、偏差演算部７０１、制御値演算部７０２、制御指令値出力部７０３、第１の制御信号生成部７０４及び第２の制御信号生成部７０５が含まれる。

【0079】

偏差演算部７０１には所定の出力電力のプロファイルに基づいて目標電力Ｐ_cが設定される。偏差演算部７０１は、目標電力Ｐ_cに対するＲＦ検出部６の検出電力Ｐ_oの偏差Ｅ＝Ｐ_c−Ｐ_oを演算する。

【0080】

制御値演算部７０２は、偏差演算部７０１で演算された偏差Ｅに対してＰＩ補償演算を行って制御値Ｃ_oを演算する。制御指令値出力部７０３は、第１制御指令値Ｃ_S1と第２制御指令値Ｃ_S2を生成し、第１制御指令値Ｃ_S1を第１の制御信号生成部７０４に出力し、第２制御指令値Ｃ_S2を第２の制御信号生成部７０５に出力する。制御指令値出力部７０３には、第１の出力制御と第２の出力制御を切り換えるための閾値Ｃ_thが入力される。

【0081】

閾値Ｃ_thは、第１の制御信号生成部７０４で生成されるＰＷＭ信号Ｓ_PWMのパルス幅がオン最小時間Ｔ_minとなる値である。本実施形態では、後述するように、第１の制御信号生成部７０４で鋸波のキャリア信号Ｓ_Cと制御値Ｃ_oのレベルを比較し、Ｓ_C≦Ｃ_oの期間をパルス幅とするＰＷＭ信号Ｓ_PWMを生成するので、閾値Ｃ_thは、ＰＷＭ信号Ｓ_PWMのパルス幅がオン最小時間Ｔ_minとなる制御値Ｃ_oのレベルである。

【0082】

制御指令値出力部７０３は、制御値Ｃ_oと閾値Ｃ_thを比較し、Ｃ_th＜Ｃ_oであれば、第１の出力制御で検出電力Ｐ_oの制御が可能と判断し、制御値Ｃ_oを第１制御指令値Ｃ_S1に設定して第１の制御信号生成部７０４に出力するとともに、「ゼロ」を第２制御指令値Ｃ_S2に設定して第２の制御信号生成部７０５に出力する。一方、Ｃ_o≦Ｃ_thであれば、第２の出力制御に切り換えなければ検出電力Ｐ_oの制御が不可と判断し、閾値Ｃ_thを第１制御指令値Ｃ_S1に設定して第１の制御信号生成部７０４に出力し、閾値Ｃ_thと制御値Ｃ_oの差分に所定のゲインβを乗じた値（β×（Ｃ_th−Ｃ_o））を第２制御指令値Ｃ_S2に設定して第２の制御信号生成部７０５に出力する。

【0083】

第１の制御信号生成部７０４は、三角波比較法によりＤＣ−ＤＣ変換部３の駆動を制御するＰＷＭ信号Ｓ_PWMを生成し、そのＰＷＭ信号Ｓ_PWMをＤＣ−ＤＣ変換部３に出力する。第２の制御信号生成部７０５は、第１のＤＣ−ＲＦ変換部４Ａ内の半導体スイッチ素子Ｑ_Bの駆動を制御する高周波信号ｖ₁と第２のＤＣ−ＲＦ変換部４Ｂ内の半導体スイッチ素子Ｑ_Bの駆動を制御する高周波信号ｖ₂を生成し、高周波信号ｖ₁を第１のＤＣ−ＲＦ変換部４Ａに出力し、高周波信号ｖ₂を第２のＤＣ−ＲＦ変換部４Ｂに出力する。

【0084】

図９は、第１の制御信号生成部７０４の内部構成とＰＷＭ信号の生成方法を示す図であり、図１０は、第２の制御信号生成部７０５の内部構成と高周波信号の生成方法を示す図である。

【0085】

第１の制御信号生成部７０４には、例えば、鋸波のキャリア信号Ｓ_cを発生するキャリア信号発生回路７０４ａと、そのキャリア信号Ｓ_cと制御指令値出力部７０３から入力される第１制御指令値Ｃ_S1のレベルを比較してＳ_c≦Ｃ_S1の期間をパルス幅Ｔ_ONとするＰＷＭ信号Ｓ_PWMを生成するＰＷＭ信号生成回路７０４ｂとが含まれる。キャリア信号発生回路７０４ａは、例えば、ダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成される。

【0086】

キャリア信号発生回路７０４ａは、図９（ｂ）に示すように、［ｎ・Ｔ〜（ｎ＋１）・Ｔ］（Ｔ：周期、ｎ＝０，１，２，…）の波形がα・ｔ（α：係数）で表わされるキャリア信号Ｓ_cを生成する。従って、ＰＷＭ信号生成回路７０４ｂで生成されるＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONは、Ｔ_ON＝Ｃ_S1／αで表わされる。Ｃ_th＜Ｃ_oでは、第１制御指令値Ｃ_S1は制御値Ｃ_oに設定され、その制御値Ｃ_oは偏差Ｅによって変動するから、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ON＝Ｃ_o／αは偏差Ｅの変動に応じて変化するが、Ｃ_o≦Ｃ_thでは、第１制御指令値Ｃ_S1は閾値Ｃ_thに固定されるから、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONはＴ_min＝Ｃ_th／αに固定される。

【0087】

第１制御指令値Ｃ_S1は、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONがオン最小時間Ｔ_minとなる閾値Ｃ_thよりも大きい値であるから、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONは、オン最小時間Ｔ_minより小さい値に設定されることはない。このため、ＤＣ−ＤＣ変換部３は安定出力可能な範囲で出力電圧Ｖ_dcが制御される。

【0088】

第２の制御信号生成部７０５には、正弦波の高周波信号ｖ₁を発生する第１の正弦波発生回路７０５ａと、制御指令値出力部７０３から入力される第２制御指令値Ｃ_S2を用いて高周波信号ｖ₁に対して位相差θを有する正弦波の高周波信号ｖ₂を発生する第２の正弦波発生回路７０５ｂとが含まれる。第１の正弦波発生回路７０５ａ及び第２の正弦波発生回路７０５ｂもダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成される。

【0089】

第１の正弦波発生回路７０５ａには、高周波信号ｖ₁の振幅Ａ、周波数ｆ及び初期位相φ₁の情報が入力される。これらの情報は予め設定された固定の情報で、周波数ｆは、上述したようにプラズマ処理システムに規定された２．０ＭＨｚ、１３．５６ＭＨｚ、４０．６８ＭＨｚ等の周波数である。初期位相φ₁は任意の値に設定可能であるが、本実施形態では、「０」に設定される。第２の正弦波発生回路７０５ｂにも高周波信号ｖ₂の振幅Ａ、周波数ｆ及び初期位相φ₂の情報が入力されるが、θ＝φ₂−φ₁、φ₁＝０より、制御指令値出力部７０３から出力される第２制御指令値Ｃ_S2が初期位相φ₂＝θの情報として入力される。φ₁≠０に設定した場合は、制御指令値出力部７０３から出力される第２制御指令値Ｃ_S2に初期位相φ₁を加算した値（Ｃ_S2＋φ₁）が初期位相φ₂の情報として入力される。振幅Ａ及び周波数ｆの情報は、第１の正弦波発生回路７０５ａに入力される振幅Ａ及び周波数ｆの情報と同一である。

【0090】

第１の正弦波発生回路７０５ａは、振幅Ａ、周波数ｆ及び初期位相φ₁の情報を用いてＡ・sin(２πｆ・ｔ)で表わされる高周波信号ｖ₁（図１０(ｂ)のｖ₁参照）を生成する。同様に、第２の正弦波発生回路７０５ｂは、振幅Ａ、周波数ｆ及び第２制御指令値Ｃ_S2の情報を用いてＡ・sin(２πｆ・ｔ＋θ)（θ＝Ｃ_S2＝β×（Ｃ_th−Ｃ_o））で表わされる高周波信号ｖ₂（図１０(ｂ)のｖ₂参照）を生成する。

【0091】

次に、ＲＦ電力制御部７による高周波電源１の検出電力Ｐ_oの制御動作について、図１１に示すフローチャートを用いて説明する。

【0092】

図１１に示すフローチャートは、高周波電源１にプラズマ処理装置を接続したプラズマ処理システムのプラズマ処理中におけるＲＦ電力制御部７の制御手順を示すフローチャートである。ＲＦ電力制御部７は、予め設定された周期で図１１に示す処理手順を繰り返し行う。

【0093】

ＲＦ電力制御部７は、プラズマ処理用に予め設定された出力電力のプロファイルに基づいて目標電力Ｐ_cを設定する（Ｓ１）。出力電力のプロファイルは、プラズマ処理システムの作業者によってプラズマ処理の処理内容毎に作成される。続いて、ＲＦ電力制御部７は、ＲＦ検出部６で検出される検出電力Ｐ_oを読み込み（Ｓ２）、目標電力Ｐ_cに対する検出電力Ｐ_oの偏差Ｅ＝Ｐ_c−Ｐ_oを演算する（Ｓ３）。

【0094】

続いて、ＲＦ電力制御部７は、演算した偏差Ｅに所定のＰＩ補償演算を行って制御値Ｃ_oを算出するとともに（Ｓ４）、予め設定された閾値Ｃ_thを読み込み（Ｓ５）、制御値Ｃ_oと閾値Ｃ_thを比較する（Ｓ６）。ＲＦ電力制御部７は、Ｃ_th＜Ｃ_oであれば（Ｓ６：ＮＯ）、第１制御指令値Ｃ_S1に制御値Ｃ_oを設定し（Ｓ７）、第２制御指令値Ｃ_S2に「０」を設定して（Ｓ８）、ステップＳ１１に移行する。一方、Ｃ_o≦Ｃ_thであれば（Ｓ６：ＹＥＳ）、ＲＦ電力制御部７は、第１制御指令値Ｃ_S1に閾値Ｃ_thを設定し（Ｓ９）、第２制御指令値Ｃ_S2に閾値Ｃ_thと制御値Ｃ_oの差分にゲインβを乗じた値（β×（Ｃ_th−Ｃ_o））を設定して（Ｓ１０）、ステップＳ１１に移行する。

【0095】

ＲＦ電力制御部７は、ステップＳ１１に移行すると、第１制御指令値Ｃ_S1を第１の制御信号生成部７０４に出力するとともに第２制御指令値Ｃ_S2を第２の制御信号生成部７０５に出力してＰＷＭ信号Ｓ_PWMと高周波信号ｖ₁，ｖ₂を生成する。すなわち、ＲＦ電力制御部７は、キャリア信号Ｓ_cの瞬時値α・ｔを生成し、その瞬時値と第１制御指令値Ｃ_S1とを比較してＳ_c≦Ｃ_S1のときはハイレベルとなり、Ｃ_S1＜Ｓ_cのときはローレベルとなるＰＷＭ信号Ｓ_PWMを生成する。また、ＲＦ電力制御部７は、振幅Ａ、周波数ｆ及び初期位相φ₁＝０の情報を用いて高周波信号ｖ₁＝Ａ・sin(２πｆ・ｔ)の瞬時値を生成するとともに、振幅Ａ、周波数ｆ及び第２制御指令値Ｃ_S2の情報を用いて高周波信号ｖ₁＝Ａ・sin(２πｆ・ｔ＋Ｃ_S2)＝Ａ・sin(２πｆ・ｔ＋β×（Ｃ_th−Ｃ_o）)の瞬時値を生成する。

【0096】

そして、ＲＦ電力制御部７は、ＰＷＭ信号Ｓ_PWMをＤＣ−ＤＣ変換部３に出力し、高周波信号ｖ₁と高周波信号ｖ₂をそれぞれ第１のＤＣ−ＲＦ変換部４ａと第２のＤＣ−ＲＦ変換部４Ｂに出力してステップＳ１に戻る。

【0097】

上記の出力電力の制御では、Ｃ_th＜Ｃ_oであれば、ＤＣ−ＤＣ変換部３には制御値Ｃ_oとキャリア信号Ｓ_cのレベル比較によって生成されたＰＷＭ信号Ｓ_PWMが入力される。また、第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂには同相（位相差θ＝０）の高周波信号ｖ₁＝ｖ₂＝Ａ・sin(２πｆ・ｔ)が入力される。ＲＦ合成部５には同相の出力電圧ｖ_1out，ｖ_2outが入力されるから、ＲＦ合成部５では出力電力Ｐ₁，Ｐ₂がそのまま合成されてプラズマ処理装置に出力される。

【0098】

一方、Ｃ_o≦Ｃ_thであれば、ＤＣ−ＤＣ変換部３には閾値Ｃ_Sとキャリア信号Ｓ_cのレベル比較によって生成されたＰＷＭ信号Ｓ_PWM（パルス幅Ｔ_ONがオン最小時間Ｔ_minに固定されたＰＷＭ信号Ｓ_PWM）が入力される。また、第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂには位相差θのある高周波信号ｖ₁＝＝Ａ・sin(２πｆ・ｔ)、ｖ₂＝Ａ・sin(２πｆ・ｔ＋θ)が入力される。ＲＦ合成部５に位相差θのある出力電圧ｖ_1out，ｖ_2outが入力されと、ＲＦ合成部５では出力電力Ｐ₁，Ｐ₂がその位相差θに応じた１より小さい合成割合ηで合成されてプラズマ処理装置に出力される。

【0099】

従って、Ｃ_th＜Ｃ_oでは、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONは、オン最小時間Ｔ_min以上の値となるから、第１の出力制御によって検出電力Ｐ_oが目標電力Ｐ_cに制御され、Ｃ_o≦Ｃ_thになると、第２の出力制御によって検出電力Ｐ_oが目標電力Ｐ_cに制御される。

【0100】

プラズマ処理システムでは、プラズマ処理中にプラズマ処理装置のインピーダンスが変動するため、第１の出力制御だけでは検出電力Ｐ_oを目標電力Ｐ_cに制御できない状態が容易に生じ得るが、本実施形態によれば、第１の出力制御では制御できなくなると、第２の出力制御に切り換えるので、プラズマ処理装置のインピーダンスが変動しても検出電力Ｐ_oの制御を安定して好適に行うことができる。

【0101】

また、図８に示したように、第１の出力制御では出力制御ができない領域は高周波電源１に対する負荷インピーダンスによって変化するが、本実施形態によれば、プラズマ処理装置のインピーダンスが変動しても（負荷インピーダンスが変動しても）、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONがオン最小時間Ｔ_min以上となる場合は、第２の出力制御を行わず、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONがオン最小時間Ｔ_minより小さくなる場合にだけ第２の出力制御に切り換えるので、ＲＦ合成部５で不必要に電力ロスをすることがない。

【0102】

例えば、ＤＣ−ＤＣ変換部３が図８に示す出力特性を有している場合、プラズマ処理中におけるプラズマ処理装置のインピーダンスの変動の影響を受けないようにするために、第１の出力制御から第２の出力制御に切り換える切換制御を、本実施形態とは異なり、例えば、目標電力Ｐ_cが４００［Ｗ］より小さくなる場合に行うようにしたとする。この切換制御では、図１２に示すように、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONをオン最小時間Ｔ_minに制御したときの出力電力Ｐ_minが４００［Ｗ］以下となる場合でも出力電力Ｐ_minから４００Ｗの領域Ｗでは第２の出力制御が行われるため、ＲＦ合成部５でＤＣ−ＲＦ変換部４から出力される電力の一部を不必要に熱消費させることになる。本実施形態では、領域Ｗでも第１の出力制御をするので、ＲＦ合成部５で無駄に熱損失を生じさせることがない。

【0103】

上記実施形態では、ＰＷＭ信号Ｓ_PWMを三角波比較法により生成していたので、キャリア信号Ｓ_cとレベル比較をする制御値Ｃ_oによって第１の出力制御と第２の出力制御の切換を制御していたが、ＰＷＭ信号Ｓ_PWMのパルス幅Ｔ_ONに、オン最小時間Ｔ_minに対応する閾値Ｔ_thを設け、図１１のステップＳ４〜Ｓ６で直接パルス幅Ｔ_ONの制御値Ｔ_oを演算し、その制御値Ｔ_oを閾値Ｔ_thと比較するようにしてもよい。或いは、ＰＷＭ信号Ｓ_PWMのデューティ比Ｄに、オン最小時間Ｔ_minのデューティ比Ｄ_minに対応する閾値Ｄ_thを設け、図１１のステップＳ４〜Ｓ６でデューティ比Ｄの制御値Ｄ_oを演算し、その制御値Ｄ_oを閾値Ｄ_thと比較するようにしてもよい。

【0104】

上記実施形態では、ＤＣ−ＲＦ変換部４として同一構成の第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ―ＲＦ変換部４Ｂを設け、両ＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電力Ｐ₁，Ｐ₂をＲＦ合成部５で合成する構成としていたが、３個以上のＤＣ−ＲＦ変換部を設け、各ＤＣ−ＲＦ変換部の出力電力を合成する構成にしてもよい。

【0105】

図１３，図１４は、高周波生成部Ｕ’に同一構成の３個のＤＣ−ＲＦ変換部を設ける場合のＤＣ−ＲＦ変換部４’とＲＦ合成部５’の回路構成を示す図である。ＤＣ−ＲＦ変換部４’には第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂと同一構成の第３のＤＣ−ＲＦ変換部４Ｃが追加され、ＲＦ合成部５’にはＲＦ合成部５と同一構成の第１のＲＦ合成部５Ａと第２のＲＦ合成部５Ｂが設けられている。

【0106】

図１３，図１４の回路構成は、図１に示すＤＣ−ＲＦ変換部４とＲＦ合成部５に第３のＤＣ−ＲＦ変換部４Ｃと第２のＲＦ合成部５Ｂを追加し、ＲＦ合成部５の出力電力と第３のＤＣ−ＲＦ変換部４Ｃの出力電力を第２のＲＦ合成部５Ｂで合成する構成と見ることができる。

【0107】

同一構成の３個のＤＣ−ＲＦ変換部を設ける場合の第２の出力制御は、ＤＣ−ＲＦ変換部４’内の第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電圧ｖ_1out，ｖ_2outを位相差θ＝０で駆動し、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ_3outを出力電圧ｖ_1out，ｖ_2outに対して位相差θを設けて駆動するように制御する第１の位相差制御方法と、第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ_2outを第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ_1outに対して位相差θ₁を設けて駆動し、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ_3outを第１のＲＦ合成部５Ａの出力電圧ｖ_4outに対して位相差θ₂を設けて駆動するように制御する第２の位相差制御方法が考えられる。

【0108】

図１３は、第１の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４’とＲＦ合成部５’の回路構成を示し、図１４は、第２の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４’とＲＦ合成部５’の回路構成を示している。

【0109】

図１３に示す第１の位相差制御方法は、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂと第１のＲＦ合成部５Ａの部分を等価な１つのＤＣ−ＲＦ変換部に置き換えることができるので、第２の出力制御での位相差θの制御内容は上述した位相差θの制御内容と実質的に同じとなる。すなわち、第１のＲＦ合成部５Ａは第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ₁と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ₂をそのまま合成する機能を果たし、第２のＲＦ合成部５Ｂが負荷への出力電力Ｐ_outを位相差θに応じて調整する機能を果たす。

【0110】

第１，第２，第３のＤＣ−ＲＦ変換部４Ａ，４Ｂ，４Ｃに入力する高周波信号ｖ₁，ｖ₂，ｖ₃の波形をｖ₁＝Ａ₁・sin(ω・t＋φ₁)、ｖ₂＝Ａ₂・sin(ω・t＋φ₂)、ｖ₃＝Ａ₃・sin(ω・t＋φ₃)とすると、図１３に示す第１の位相差制御方法では、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂに、例えば、ｖ_A＝Ａ・sin(ω・t)（Ａ₁＝Ａ₂＝Ａ、φ₁＝φ₂＝０）の高周波信号が入力される。

【0111】

ＲＦ合成部５Ａ，５Ｂの入力ポートと出力ポートが整合しているとすると、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電圧ｖ_1out，ｖ_2outは、ｖ_1out＝ｖ_2out＝Ｖ・sin(ω・t)で表されるから、第１のＲＦ合成部５Ａの出力電圧ｖ_4outは、（９）式より、
ｖ_4out＝Ｖ・[sin(ω・t)＋sin(ω・t)]／２
＝Ｖ・sin(ω・t)
で表される。従って、第３のＤＣ−ＲＦ変換部４Ｃにｖ_B＝Ａ・sin(ω・t＋θ)（Ａ₃＝Ａ、φ₃＝θ）の高周波信号を入力し、第３のＤＣ−ＲＦ変換部４Ｃからｖ_3out＝Ｖ・sin(ω・t＋θ)を出力させると、第２のＲＦ合成部５Ｂから、
ｖ_out＝Ｖ・[sin(ω・t)＋sin(ω・t＋θ)]／２
＝Ｖ・cos(θ／２)・sin(ω・ｔ＋θ／２)
の出力電圧ｖ_outが出力される。

【0112】

第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電力Ｐ₁，Ｐ₂は第１のＲＦ合成部５Ａで熱消費されることなく合成されるから、第１のＲＦ合成部５Ａから（Ｐ₁＋Ｐ₂）の電力Ｐ₄が出力されるが、第２のＲＦ合成部５Ｂではその出力電力Ｐ₄と第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ₃が（１０’）式に示す合成式により合成され、
Ｐ_out＝２・[Ｖ・cos(θ／２)]²・sin²(ω・ｔ＋θ／２)／Ｒ_o
で表される電力Ｐ_outが出力される。

【0113】

従って、図１３に示す回路構成では、第２の出力制御において、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電力Ｐ₁，Ｐ₂の合計電力Ｐ₄＝（Ｐ₁＋Ｐ₂）と第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ₃との合成量を位相差θによって調整することにより、負荷への出力電力Ｐ_outが制御される。

【0114】

一方、図１４に示す第２の位相差制御方法は、第１のＲＦ合成部５Ａと第２のＲＦ合成部５Ｂの両方で負荷への出力電力Ｐ_outが調整される。第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂにそれぞれｖ_A＝Ａ・sin(ω・t)（φ₁＝０）とｖ_B＝Ａ・sin(ω・t＋θ)（φ₂＝θ）の高周波信号を入力し、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂからそれぞれ出力電圧Ｖ_1out＝Ｖ・sin(ω・t)、Ｖ_2out＝Ｖ・sin(ω・t＋θ)が出力されるとすると、第１のＲＦ合成部５Ａの出力電圧Ｖ_4outは、（９）式より
Ｖ_4out＝Ｖ・cos(θ／2)・sin(ω・t＋θ／２)
で表される。

【0115】

第３のＤＣ−ＲＦ変換部４Ｃに位相差θに応じて振幅Ａ₃を調整したｖ_C＝Ｖ・cos(θ/2)・sin(ω・t＋θ／２＋ψ)（Ａ₃＝Ｖ・cos(θ/2)、φ₃＝θ／２＋ψ）の高周波信号を入力し、第３のＤＣ−ＲＦ変換部４ＣからＶ・cos(θ/2)・sin(ω・t＋θ／２＋ψ)の出力電圧ｖ_3outを出力させるように制御すれば、第２のＲＦ合成部５Ｂから
ｖ_out＝Ｖ・cos(θ／2)・sin(ω・t＋θ／２＋ψ／２)
で表される出力電圧ｖ_outが出力され、
Ｐ_out＝２・[Ｖ・cos(θ／２)・cos(ψ／２)]²・sin²(ω・t＋θ／２＋ψ／２)／Ｒ_o
で表される出力電力Ｐ_outが出力される。

【0116】

従って、図１４に示す第２の位相差制御方法では、第２の出力制御において、位相差θに基づく第１のＲＦ合成部５Ａでの出力電力Ｐ₁と出力電力Ｐ₂の合成量と位相差ψに基づく第２のＲＦ合成部５Ｂでの出力電力Ｐ₄と出力電力Ｐ₃の合成量を調整することにより負荷への出力電力Ｐ_outが制御される。

【0117】

図１５，図１６は、高周波生成部Ｕ”に同一構成の４個のＤＣ−ＲＦ変換部を設ける場合のＤＣ−ＲＦ変換部４”とＲＦ合成部５”の回路構成を示す図である。ＤＣ−ＲＦ変換部４”には第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂと同一構成の第３のＤＣ−ＲＦ変換部４Ｃと第４のＤＣ−ＲＦ変換部４Ｄが追加され、ＲＦ合成部５”にはＲＦ合成部５と同一構成の第１のＲＦ合成部５Ａと第２のＲＦ合成部５Ｂと第３のＲＦ合成部５Ｃが設けられている。

【0118】

ＲＦ合成部５”内の第１のＲＦ合成部５Ａは、ＤＣ−ＲＦ変換部４”内の第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ₁と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ₂を合成し、第２のＲＦ合成部５Ｂは、ＤＣ−ＲＦ変換部４”内の第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ₃と第４のＤＣ−ＲＦ変換部４Ｄの出力電力Ｐ₄を合成する。また、ＲＦ合成部５”内の第３のＲＦ合成部５Ｃは、第１のＲＦ合成部５Ａの出力電力Ｐ₅と第２のＲＦ合成部５Ｂの出力電力Ｐ₆を合成する。

【0119】

同一構成の４個のＤＣ−ＲＦ変換部を設ける場合の第２の出力制御でも２つの位相差制御方法が考えられる。第１の位相差制御方法は、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ_1outと第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ_2outとの間に位相差θ₁を設けるとともに、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ_3outと第４のＤＣ−ＲＦ変換部４Ｄの出力電圧ｖ_4outとの間に位相差θ₂を設け、その位相差θ₂を制御して第２の出力制御における負荷への出力電力Ｐ_outを制御する方法である。第１の位相差制御方法は、図１に示すＤＣ−ＲＦ変換部４とＲＦ合成部５の構成を２つ設け、両構成から出力される２つの電力Ｐ_outを第３のＲＦ合成部５Ｃで合成する方法に相当する。

【0120】

図１５は、第１の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４”とＲＦ合成部５”の回路構成を示している。図１５では、制御を簡単にするため、第１乃至第４のＤＣ−ＲＦ変換部４Ａ，４Ｂ，４Ｃ，４Ｄに入力する高周波信号ｖ₁，ｖ₂，ｖ₃，ｖ₄の波形をｖ_A＝Ａ・sin(ω・t)（Ａ₁＝Ａ，φ₁＝０）、ｖ_B＝Ａ・sin(ω・t＋θ)（Ａ₂＝Ａ，φ₂＝θ）、ｖ_A＝Ａ・sin(ω・t)（Ａ₃＝Ａ，φ₃＝０）、ｖ_B＝Ａ・sin(ω・t＋θ)（Ａ₄＝Ａ，φ₄＝θ）としている。

【0121】

図１５に示す回路構成では、第２の出力制御において、第１のＲＦ合成部５Ａで第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ₁と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ₂とが位相差θに基づく所定の割合で合成され、第２のＲＦ合成部５Ｂで第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ₃と第４のＤＣ−ＲＦ変換部４Ｄの出力電力Ｐ₄とが位相差θに基づく所定の割合で合成される。

【0122】

ＲＦ合成部５Ａ，５Ｂ，５Ｃの入力ポートが整合しているとすると、第１のＲＦ合成部５Ａの出力電力Ｐ₅と第２のＲＦ合成部５Ｂの出力電力Ｐ₆は、（１０’）式より
Ｐ₅＝Ｐ₆＝２・Ｖ²・cos²(θ／２)・sin²(ω・ｔ＋θ／2)／Ｒ_o
で表される。そして、第３のＲＦ合成部５Ｃでは出力電力Ｐ₅と出力電力Ｐ₆が熱消費されることなく合成されるから、第３のＲＦ合成部５Ｃからは、
Ｐ_out＝Ｐ₅＋Ｐ₆＝４・Ｖ²・cos²(θ／２)・sin²(ω・ｔ＋θ／２)／Ｒ_o
の出力電力Ｐ_outが負荷に出力される。

【0123】

図１５に示す回路構成では、位相差θによって出力電力Ｐ₁，Ｐ₂の合成量が調整され、位相差θによって出力電力Ｐ₃，Ｐ₄の合成量が調整されるので、きめ細かい制御が可能になる。

【0124】

第２の位相差制御方法は、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ_1outと第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ_2outを同一の位相で制御し、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ_3outと第４のＤＣ−ＲＦ変換部４Ｄの出力電圧ｖ_4outを同一の位相で制御し、第１のＲＦ合成部５Ａの出力電圧ｖ_5outと第２のＲＦ合成部５Ｂの出力電圧ｖ_6outとの間に位相差θを設ける方法である。

【0125】

図１６は、第２の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４”とＲＦ合成部５”の回路構成を示している。図１６に示す回路構成では、第２の出力制御において、第１のＲＦ合成部５Ａで第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ₁と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ₂とがそのまま合成され、第２のＲＦ合成部５Ｂで第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ₃と第４のＤＣ−ＲＦ変換部４Ｄの出力電力Ｐ₄とがそのまま合成される。そして、第３のＲＦ合成部５Ｃで第１のＲＦ合成部５Ａの出力電力Ｐ₅と第２のＲＦ合成部５Ｂの出力電力Ｐ₆とが位相差θに基づく所定の割合で合成される。

【0126】

例えば、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂに入力する高周波信号ｖ₁，ｖ₂の波形をｖ_A＝Ａ・sin(ω・t)（Ａ₁＝Ａ₂＝Ａ，φ₁＝φ₂＝０）とすると、第１のＲＦ合成部５Ａの出力電圧ｖ_5outは、
ｖ_5out＝Ｖ・[sin(ω・t)＋sin(ω・t)]／２
＝Ｖ・sin(ω・t)
で表される。また、第３，第４のＤＣ−ＲＦ変換部４Ｃ，４Ｄに入力する高周波信号ｖ₃，ｖ₄の波形をｖ_B＝Ａ・sin(ω・t＋θ)（Ａ₃＝Ａ₄＝Ａ，φ₃＝φ₄＝θ）とすると、第２のＲＦ合成部５Ｂの出力電圧ｖ_6outは、
ｖ_6out＝Ｖ・[sin(ω・t＋θ)+sin(ω・t＋θ)]／２
＝Ｖ・sin(ω・t＋θ)
で表される。

【0127】

従って、第３のＲＦ合成部５Ｃからは、（９）式より、
ｖ_out＝Ｖ・cos(θ／２)・sin(ω・ｔ＋θ／２)]
の出力電圧ｖ_outが出力され、（１０’）式より、
Ｐ_out＝２・[Ｖ・cos(θ／２)]²・sin²(ω・ｔ＋θ／２)／Ｒ_o
の出力電力ｖ_outが負荷に出力される。

【0128】

図１６に示す回路構成では、位相差θだけで第１のＲＦ合成部５Ａの出力電力Ｐ₅（＝Ｐ₁＋Ｐ₂）と第２のＲＦ合成部５Ｂの出力電力Ｐ₆（＝Ｐ₃＋Ｐ₄）の合成量が調整されるので、合成量の調整が簡単になる。

【0129】

図１に示した実施形態では、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ_1outの初期位相φ₁を固定し、第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ_2outの初期位相φ₂を変化させることによって位相差θ＝φ₂−φ₁を変化させるようにしたが、初期位相φ₂を固定し、初期位相φ₁を変化させることによって位相差θ＝φ₂−φ₁を変化させるようにしてもよい。また、初期位相φ₁，φ₂の両方を変化させることによって位相差θ＝φ₂−φ₁を変化させるようにしてもよい。

【0130】

初期位相φ₁を固定し、初期位相φ₂を変化させる方法では、ＲＦ合成部５の出力電圧ｖ_outは（９）式より２・Ｖ・cos(θ／２)・sin(ω・t＋θ／２)で表わされるので、出力電圧ｖ_outの位相（ω・t＋θ／２）も変化することになるが、初期位相φ₁，φ₂の両方を変化させて位相差θ＝φ₂−φ₁を変化させる方法では、出力電圧ｖ_outの位相が位相差θの影響を受けないようにさせることができる利点がある。

【0131】

すなわち、
ｖ_out＝２・Ｖ・cos(θ／２)・sin(ω・t＋θ／２)
＝２・Ｖ・cos[（φ₁−φ₂)／２]・sin[ω・t＋（φ₁−φ₂)／２]
であるから、出力電圧ｖ₁，ｖ₂の初期位相φ₁，φ₂を互いに逆方向に同一の大きさで変化させると、φ₁＝−φ₂、θ＝φ₁−φ₂＝２・φ₁となり、ｖ_out＝２・Ｖ・cos(φ₁)・sin(ω・t)となるから、出力電圧ｖ_outの位相を位相差θ＝φ₂−φ₁の影響を受けないようにすることができる。

【0132】

上記実施形態では、ＲＦ合成部５が２つのＲＦ電力を合成する回路構成の場合について説明したが、ＲＦ合成部５を３つ以上のＲＦ電力を合成する回路で構成してもよい。３つ以上のＲＦ電力を合成する回路としては、例えば、図１７に示す回路を用いることができる。

【0133】

例えば、図１７（ｂ）の電力合成回路を用いて３つのＲＦ電力を合成する場合、入力端子１，２，３にそれぞれ入力される入力電圧ｖ_a，ｖ_b，ｖ_cをｖ_a＝Ａ・sin(ω・t＋φ_a)、ｖ_b＝Ｂ・sin(ω・t＋φ_b)、ｖ_c＝Ｃ・sin(ω・t＋φ_c)、実効値をＶ_arms，Ｖ_brms，Ｖ_crmsとすると、電力合成回路には、入力電力Ｐ_a＝Ｖ_arms²／Ｒ、Ｐ_b＝Ｖ_brms²／Ｒ、Ｐ_c＝Ｖ_crms²／Ｒが入力される。ｖ_a＝ｖ_b＝ｖ_cでなければ、回路内の３個の抵抗Ｒには差分電圧ｖ_ab＝ｖ_a−ｖ_b、ｖ_bc＝ｖ_b−ｖ_c、ｖ_ca＝ｖ_c−ｖ_aがそれぞれ生じるので、差分電圧ｖ_ab、ｖ_bc、ｖ_caの実効値をＶ_abrms、Ｖ_bcrms、Ｖ_carmsとすると、３つの抵抗ＲでそれぞれＰ_ab＝Ｖ_abrms²／Ｒ、Ｐ_bc＝Ｖ_bcrms²／Ｒ、Ｐ_ca＝Ｖ_carms²／Ｒの電力が熱消費される。

【0134】

従って、入力電圧ｖ_a，ｖ_b，ｖ_cの間で相互に位相差θ_ab，θ_bc，θ_caを設けることにより、電力合成回路から入力電力Ｐ_in＝Ｐ_a＋Ｐ_b＋Ｐ_cの一部の電力（Ｐ_ab＋Ｐ_bc＋Ｐ_ca）を熱消費させ、残りの電力Ｐ_in−（Ｐ_ab＋Ｐ_bc＋Ｐ_ca）を負荷に出力させることができる。４つ以上のＲＦ電力を入力する場合についても同様である。

【0135】

上記実施形態では、高周波電源１に負荷としてプラズマ処理装置を接続したプラズマ処理システムを例に高周波電源１の出力制御を説明したが、本発明は、図１８に示すように、高周波電源１とプラズマ処理装置８との間にインピーダンス整合装置９を設けた場合にも適用することができる。

【0136】

インピーダンス整合装置９を設ける場合は、プラズマ処理装置８のインピーダンス（負荷インピーダンス）が変動してもインピーダンス整合装置９によって高周波電源１とプラズマ処理装置８とのインピーダンス整合が行われるが、インピーダンス整合装置９がインピーダンス整合処理をしている過渡的な期間は不整合状態であるから、インピーダンス整合装置９を備えたプラズマ処理システムでも本発明に係る高周波電源１の出力制御方法は、有効である。

【符号の説明】

【0137】

１ 高周波電源
２ ＡＣ−ＤＣ変換部
３ ＤＣ−ＤＣ変換部（ＤＣ−ＤＣ変換手段）
３０１ インバータ
３０２ 整流回路
Ｕ，Ｕ’，Ｕ” 高周波生成部（交流電力出力手段）
４ ＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ａ 第１のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ｂ 第２のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ｃ 第３のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ｄ 第４のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
５，５’，５” ＲＦ合成部（電力合成手段）
５Ａ 第１のＲＦ合成部（電力合成手段）
５Ｂ 第２のＲＦ合成部（電力合成手段）
５Ｃ 第３のＲＦ合成部（電力合成手段）
６ ＲＦ検出部（電力検出手段）
７ ＲＦ電力制御部（出力制御手段）
７０１ 偏差演算部
７０２ 制御値演算部（制御値生成手段）
７０３ 制御指令値出力部（比較手段，第１，第２の制御指令値設定手段）
７０４ 第１の制御信号生成部（第１の信号生成手段）
７０４ａ キャリア信号発生回路
７０４ｂ ＰＷＭ信号生成回路
７０５ 第２の制御信号生成部（第２の信号生成手段）
７０５ａ 第１の正弦波発生回路
７０５ｂ 第２の正弦波発生回路
８ プラズマ処理装置
９ インピーダンス整合装置
Ｔ１，Ｔ２，Ｔ３，Ｔ４ トランス
Ｒ 抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】