特開2015-149720(P2015-149720A)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ トライクイント・セミコンダクター・インコーポレイテッドの特許一覧

<>
  • 特開2015149720-電界効果トランジスタスイッチ回路 図000003
  • 特開2015149720-電界効果トランジスタスイッチ回路 図000004
  • 特開2015149720-電界効果トランジスタスイッチ回路 図000005
  • 特開2015149720-電界効果トランジスタスイッチ回路 図000006
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2015-149720(P2015-149720A)
(43)【公開日】2015年8月20日
(54)【発明の名称】電界効果トランジスタスイッチ回路
(51)【国際特許分類】
   H03K 17/687 20060101AFI20150724BHJP
   H01L 21/8234 20060101ALI20150724BHJP
   H01L 27/06 20060101ALI20150724BHJP
   H01L 27/088 20060101ALI20150724BHJP
   H01L 21/822 20060101ALI20150724BHJP
   H01L 27/04 20060101ALI20150724BHJP
   H03K 17/04 20060101ALI20150724BHJP
【FI】
   H03K17/687 G
   H01L27/06 102A
   H01L27/08 102H
   H01L27/04 M
   H03K17/04 E
【審査請求】未請求
【請求項の数】20
【出願形態】OL
【外国語出願】
【全頁数】14
(21)【出願番号】特願2015-19167(P2015-19167)
(22)【出願日】2015年2月3日
(31)【優先権主張番号】14/172,727
(32)【優先日】2014年2月4日
(33)【優先権主張国】US
(71)【出願人】
【識別番号】599034594
【氏名又は名称】トライクイント・セミコンダクター・インコーポレイテッド
【氏名又は名称原語表記】TriQuint Semiconductor,Inc.
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】ノーラ、ジョージ
【テーマコード(参考)】
5F038
5F048
5J055
【Fターム(参考)】
5F038AR00
5F038BE07
5F038CD02
5F038DF11
5F038DF17
5F038EZ06
5F038EZ20
5F048AA01
5F048AB10
5F048AC01
5F048AC03
5F048AC10
5F048BA16
5F048BE09
5F048BF15
5F048BF16
5F048BF18
5J055AX04
5J055AX56
5J055BX17
5J055CX03
5J055DX12
5J055EY01
5J055EY03
5J055EY21
5J055FX12
5J055FX35
5J055GX01
5J055GX02
(57)【要約】      (修正有)
【課題】超高速、かつ、超低損失で高い分離性のスイッチを提供する。
【解決手段】nチャネルトランジスタを含む第1スイッチと、第1スイッチに接続される第2スイッチとを備え、第2スイッチは、第1ソース、第1ドレイン、第1ゲート、第1ボディコンタクトを有するpチャネルスイッチトランジスタと、第2ソース、第2ドレイン、第2ゲート、第2ボディコンタクトを有する放電用pチャネルトランジスタとを有する。第1ゲートと第2ドレインが接続され、第1ボディコンタクトが第2ソースに接続され、第1ドレインと第1ソース間に接続される第1抵抗、第2抵抗との接続点に第2ゲートを接続する。
【選択図】図2
【特許請求の範囲】
【請求項1】
nチャネルトランジスタを含む第1スイッチと、
前記第1スイッチに接続される第2スイッチと、を備え、
前記第2スイッチは、
第1ソースコンタクトと、第1ドレインコンタクトと、第1ゲートコンタクトと、第1ボディコンタクトとを含む第1pチャネルトランジスタと、
前記第1pチャネルトランジスタに接続され、第2ソースコンタクトと、第2ドレインコンタクトと、第2ゲートコンタクトと、第2ボディコンタクトとを含み、前記第1ゲートコンタクトが前記第2ドレインコンタクトに接続され、前記第1ボディコンタクトが前記第2ソースコンタクトに接続される第2pチャネルトランジスタと、
前記第2ゲートコンタクトに双方が接続される第1抵抗および第2抵抗と、
を含むことを特徴とするスイッチ回路。
【請求項2】
前記第1抵抗または前記第2抵抗は、高密度抵抗であることを特徴とする請求項1に記載のスイッチ回路。
【請求項3】
前記第1pチャネルトランジスタは、1ミリメートル(mm)の厚さを有することを特徴とする請求項1に記載のスイッチ回路。
【請求項4】
前記第2pチャネルトランジスタは、3マイクロメートル(μm)の厚さを有する請求項1に記載のスイッチ回路。
【請求項5】
前記第1ソースコンタクトは、少なくとも第3pチャネルトランジスタおよび第4pチャネルトランジスタを含む第3スイッチに接続されることを特徴とする請求項1に記載のスイッチ回路。
【請求項6】
前記第1pチャネルトランジスタまたは前記第2pチャネルトランジスタは、pチャネル金属酸化物半導体電界効果トランジスタ(MOSFET)であることを特徴とする請求項1に記載のスイッチ回路。
【請求項7】
前記第1ゲートコンタクトは、直流電圧入力源に接続される請求項1に記載のスイッチ回路。
【請求項8】
前記第1スイッチは、前記第1pチャネルトランジスタが前記第1スイッチに直接接続され、かつ、前記第1pチャネルトランジスタが前記第1スイッチと当該スイッチ回路のグランドコンタクトの間となるように、前記第2スイッチに接続されることを特徴とする請求項1に記載のスイッチ回路。
【請求項9】
第1pチャネル電界効果トランジスタ(FET)のゲートコンタクトを第2pチャネルFETのドレインコンタクトに接続するステップと、
前記第1pチャネルFETのボディコンタクトを前記第2pチャネルFETのソースコンタクトに接続するステップと、
前記第2pチャネルFETのゲートコンタクトを第1抵抗および第2抵抗に接続するステップと、
前記第1pチャネルFETが電気的にnチャネルFETとグランドの間に位置するように、前記第1pチャネルFETのドレインコンタクトおよび前記第1抵抗を前記nチャネルFETに接続するステップと、を備えることを特徴とする方法。
【請求項10】
前記第1抵抗または前記第2抵抗は、高密度抵抗であることを特徴とする請求項9に記載の方法。
【請求項11】
前記第1pチャネルFETは、1ミリメートル(mm)の厚さを有することを特徴とする請求項9に記載の方法。
【請求項12】
前記第2pチャネルFETは、3マイクロメートル(μm)の厚さを有することを特徴とする請求項9に記載の方法。
【請求項13】
前記第1pチャネルFET、前記第2pチャネルFET、前記第1抵抗および前記第2抵抗は、第1スイッチであり、
前記第1pチャネルFETのソースコンタクトは、第3pチャネルFETを含む第2スイッチに接続されることを特徴とする請求項9に記載の方法。
【請求項14】
前記第1pチャネルFETまたは前記第2pチャネルFETは、pチャネル金属酸化物半導体FET(MOSFET)であることを特徴とする請求項9に記載の方法。
【請求項15】
信号入力と、
電気的に前記信号入力と信号出力の間に位置し、nチャネル電界効果トランジスタ(FET)を含む第1スイッチと、
電気的に前記信号入力とグランドの間に位置し、電気的に前記第1スイッチと前記グランドの間に接続される第2スイッチと、を備え、
前記第2スイッチは、
第1pチャネルFETと、
前記第1pチャネルFETに接続されるとともに、前記第1pチャネルFETのゲートコンタクトに接続されるドレインコンタクトと、前記第1pチャネルFETのボディコンタクトに接続されるソースコンタクトとを含む第2pチャネルFETと、
前記第2pチャネルFETのゲートコンタクトに双方が接続される第1抵抗および第2抵抗と、
を含むことを特徴とするシステム。
【請求項16】
前記第1抵抗または前記第2抵抗は、高密度抵抗であることを特徴とする請求項15に記載のシステム。
【請求項17】
前記第1pチャネルFETは、1ミリメートル(mm)の厚さを有することを特徴とする請求項15に記載のシステム。
【請求項18】
前記第2pチャネルFETは、3マイクロメートル(μm)の厚さを有することを特徴とする請求項15に記載のシステム。
【請求項19】
第3pチャネルFETおよび第4pチャネルFETを含む第3スイッチをさらに備え、
前記第1pチャネルFETのソースコンタクトは、前記第3pチャネルFETのドレインコンタクトに接続されることを特徴とする請求項15に記載のシステム。
【請求項20】
前記第1pチャネルFETまたは前記第2pチャネルFETは、pチャネル金属酸化物半導体FET(MOSFET)であることを特徴とする請求項15に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施の形態は、広く回路の分野に関し、特にスイッチ回路に関する。
【背景技術】
【0002】
電界効果トランジスタ(FET)は、低電力の無線周波数(RF;radio frequency)スイッチデバイスとして用いられ、特に、価格、性能および電力消費量が重要な要素であるモバイル用途に用いられうる。しかしながら、より大きな信号を扱うときにFETは足かせとなりうる。特に、スイッチとして機能するFETにおける大信号動作は、FETのボディの準中性領域に蓄積される電荷に影響されうる。電荷の蓄積は、ホットキャリアの蓄積、過剰なゲート誘導ドレインリーク(GIDL;gate-induced drain leakage)、負のトランスコンダクタンス、ゲート制御の喪失、ヒステリシスなどにつながりうる。これらの問題は、一般にフローティングボディ効果(FBE;floating body effect)と称されうる。
【0003】
いくつかの用途の中で、ある用途では超高速、かつ、超低損失で高い分離性のスイッチが求められうる。いくつかの場合、低損失なスイッチは、要求される低損失および分離を実現し、また、大信号の要件を満たすために用いられうる負電圧発生器(NVG;negative voltage generator)を必要としうる。しかしながら、NVGを用いると、より遅いスイッチにつながりうるとともに、回路面積の観点から大幅な付帯的コストにつながりうる。さらに、NVGを用いると、回路が能動的に信号を伝送していない状態である休止モードにおいて、漏れ電流が生じる結果となりうる。いくつかの場合、上述の問題に対処するために阻止コンデンサがスイッチに用いられるが、阻止コンデンサを用いると、回路面積の増大につながるとともに、回路性能の低下にもつながりうる。
【図面の簡単な説明】
【0004】
実施の形態は、例示を目的とし、添付の図面の記載に限定されないことを目的として例示される。添付の図面において同種の要素には同種の符号が付される。
【0005】
図1】様々な実施の形態に係る電界効果トランジスタ(FET)スイッチを示す図である。
【0006】
図2】様々な実施の形態に係る複数のスイッチが組み込まれたスイッチ回路を示す図である。
【0007】
図3】様々な実施の形態に係るスイッチ回路の製造プロセスの例を示す図である。
【0008】
図4】様々な実施の形態に係る無線通信デバイスの例を示すブロック図である。
【発明を実施するための形態】
【0009】
実施の形態は、スイッチ回路を含む。いくつかの実施の形態において、スイッチ回路は、nチャネルスイッチトランジスタを含む第1スイッチを信号経路上に含んでもよい。nチャネルスイッチトランジスタは、nチャネル電界効果トランジスタ(FET)であってもよい。スイッチ回路は、第1スイッチへの分岐路上に第2スイッチをさらに含んでもよい。第2スイッチは、スイッチトランジスタと、スイッチトランジスタのボディに放電経路を与えるための放電トランジスタと、を含んでもよい。スイッチトランジスタおよび放電トランジスタは、pチャネルトランジスタであってもよく、より具体的には、pチャネルFETであってもよい。nチャネルトランジスタとpチャネルトランジスタの双方は、スイッチに正の電圧を与えるように構成される電圧源に接続されてもよい。電圧源が正の電圧を与えるとき、nチャネルスイッチトランジスタを含むスイッチは、スイッチを通じて無線周波数(RF)信号が伝わることをスイッチが許容するようにしてオンとなってもよい。同時に、pチャネルトランジスタを含むスイッチは、正の電圧に起因してオフとなってもよい。その後、正の電圧が解除されるか、もしくは、負の電圧が印加されてもよく、また、nチャネルトランジスタを含むスイッチがオフになる一方で、pチャネルトランジスタを含むスイッチがオンになってもよい。他の実施の形態は、本明細書および請求項に記載されうる。
【0010】
例示される実施の形態に係る様々な態様は、当業者にとって一般的に採用される用語を用いて他の当業者に本発明の本質を伝えるために示される。しかしながら、以下に示されるいくつかの要素のみを用いて代替的な実施の形態を実施しうることは、当業者にとって明らかであろう。説明のために、特定の装置または構成は、例示される実施の形態の詳細な理解を与えるために示される。しかし、当業者にとって、代替的な実施の形態を具体的な細部を省いて実施しうることは明らかであろう。他の例では、例示される実施の形態を不明確としないために、周知な特徴は除外され、もしくは単純化される。
【0011】
さらに、様々な動作は、複数の個別の動作として本開示の理解を最も助ける形で順に示される。しかしながら、記載の順序は、これらの動作が必ずしも順序依存であることを示すものであるとして解釈されるべきはない。特に、これらの動作は、説明される順序で実行される必要はない。
【0012】
「一つの実施の形態において」の語は、繰り返し用いられる。この語は、ほとんどの場合において、同じ実施の形態を参照するものではないが、同じ実施の形態を参照するかもしれない。「備える」、「有する」および「含む」の語は、文脈において別に規定されない限り、同義語である。
【0013】
種々の実施の形態の結合に用いうる用語に対し、文脈上の明確性を与えるため、「A/B」および「Aおよび/またはB」の語は、(A)、(B)または(AおよびB)を意味することとする。また、「A、Bおよび/またはC」の語は、(A)、(B)、(C)、(AおよびB)、(AおよびC)、(BおよびC)または(A、BおよびC)を意味する。
【0014】
「〜と接続される」の語は、ここでは、派生的に用いられうる。「接続される」は、以下に示す一以上の意味で用いられうる。「接続される」は、二以上の要素が物理的または電気的に直接接触することを意味しうる。しかしながら、「接続される」は、二以上の要素が互いに間接的に接触しつつ互いに協働または相互作用することも意味し、また、一つ以上の他の要素が、上述の意味で互いに接続された要素間において結合または接続されることを意味しうる。
【0015】
図1は、様々な実施の形態に係るスイッチ100を示す。スイッチ100は、埋め込み酸化膜(BOX;buried oxide)層とも称されうる絶縁層上に設けられるシリコン層を有するシリコン・オン・インシュレータ(SOI)デバイスであってもよい。いくつかの実施の形態において、絶縁層の下に追加のシリコン層が設けられてもよい。
【0016】
様々な実施の形態において、上部シリコン層は、約50〜90nmの厚さであってもよくり、二酸化シリコンまたはサファイアでありうる絶縁層は、約100〜200nmの厚さであってもよい。いくつかの実施の形態において、スイッチ100は、ドープチャネル下が部分的に可動電荷キャリアの枯渇されたシリコンとなる部分空乏型SOI(PDSOI、PD;partially-depleted)であってもよい。部分的に枯渇された領域は、準中性領域(quasi-neutral region)とも称されうる。
【0017】
スイッチ100は、スイッチトランジスタ104を含んでもよい。いくつかの実施の形態において、スイッチトランジスタ104は、電界効果トランジスタ(FET)であってもよい。いくつかの実施の形態において、スイッチトランジスタ104は、上述の準中性領域において電荷を蓄積する特性を有してもよい。本明細書に記載される実施の形態は、この蓄積される電荷の放電を提供するとともに、フローティングボディ効果(FBE)問題に対処するために考案された他の技術に関連して識別された上述の問題の少なくとも一部を軽減する。
【0018】
スイッチトランジスタ104は、ゲートコンタクト108と、ソースコンタクト112と、ドレインコンタクト116と、ボディコンタクト120とを含んでもよい。スイッチ100は、互いに直列に接続されるとともに、さらに図示されるようにソースコンタクト112とドレインコンタクト116の間に接続される抵抗124及び128をさらに含んでもよい。抵抗124及び128は、いくつかの実施の形態において、同じ大きさであってもよい。いくつかの実施の形態において、抵抗124及び128は、高密度抵抗であってもよい。いくつかの実施の形態において、抵抗124及び128は、制御線129によって接続されてもよい。スイッチ100は、ゲートコンタクト108に接続される抵抗130をさらに含んでもよい。
【0019】
スイッチ100は、放電トランジスタ132をさらに含んでもよい。いくつかの実施の形態において、放電トランジスタ132は、FETであってもよい。放電トランジスタ132は、スイッチトランジスタ104の準中性領域に蓄積される電荷を放電するための放電経路を生成するように機能してもよい。放電トランジスタ132は、ゲートコンタクト136と、ソースコンタクト140と、ドレインコンタクト144を含んでもよい。ゲートコンタクト136は、抵抗124及び128の間に位置するノード148に接続されてもよく、ソースコンタクト140は、ボディコンタクト120に接続されてもよく、ドレインコンタクト144は、ゲートコンタクト108に接続されてもよい。
【0020】
抵抗124及び128は、ノード148において、したがって、ゲートコンタクト136において、仮想グランド(例えば、固定された電位)を提供してもよい。ボディコンタクト120、ドレインコンタクト116およびソースコンタクト112をノード148の固定電位に結合するための放電トランジスタ132を用いることで、ゲートコンタクト108とボディコンタクト120の間の電位差の除去を促進させ、その結果、準中性領域からの電荷の放電を促進させてもよい。
【0021】
いくつかの実施の形態において、ドレインコンタクト116は、直接もしくは間接的に無線周波数(RF)信号入力端子152に接続されてもよい。スイッチ100は、RF信号入力端子152を通じてRF信号を受信してもよい。ソースコンタクト112は、直接もしくは間接的にRF信号出力端子156に接続されてもよい。RF信号は、スイッチ100によってRF信号出力端子156から出力されてもよい。ゲートコンタクト108および/またはドレインコンタクト144は、直接もしくは間接的に電圧源160に接続されてもよい。電圧源160は、後述されるように、スイッチトランジスタ104および放電トランジスタ132をオンまたはオフにするための制御電圧を供給してもよい。
【0022】
実施の形態において、スイッチ100は以下のように動作してもよい。なお、下記の記載では、スイッチトランジスタ104および放電トランジスタ132の双方がnチャネルFETであると仮定している。しかしながら、後述されるように、いくつかの実施の形態において、スイッチトランジスタ104および放電トランジスタ132の双方がpチャネルFETであってもよく、この場合には動作が逆となってもよい。
【0023】
最初に、スイッチ100は、スイッチトランジスタ104をオンにすることによりオンにされ、例えばRF信号入力端子152から受信する無線周波数(RF)信号などの信号をドレインコンタクト116からソースコンタクト112へ通過させてもよい。いくつかの実施の形態において、スイッチトランジスタ104は、例えば2.5Vの正の直流電圧をスイッチトランジスタ132のゲートコンタクト108に印加することによりオンにされてもよく、例えば、電圧源160からの正の直流電圧が印加されてもよい。放電トランジスタ132のドレインコンタクト144もまた正の直流電圧を参照するであろう。放電トランジスタ132のゲートコンタクト136は、仮想グランドにおける0Vを参照してもよい。これにより、放電トランジスタ132におけるゲート−ソース間電圧V_gsが−2.5Vとなってもよい。これにより放電トランジスタ132はオフとなり、放電トランジスタ132が事実上スイッチ回路から取り除かれてもよい。
【0024】
いくつかの実施の形態において、ゲートコンタクト108とスイッチトランジスタ104のボディコンタクト120の間の放電経路を提供するために、スイッチ100はオフにされてもよい。いくつかの実施の形態において、スイッチ100は、スイッチトランジスタ104をオフにすることによりオフにされ、例えばRF信号入力端子152から受信する無線周波数(RF)信号などの信号がドレインコンタクト116からソースコンタクト112へ通過するのを妨げてもよい。いくつかの実施の形態において、スイッチトランジスタ104は、スイッチトランジスタ104のゲートコンタクト108に直流電圧を印加しないか、負の直流電圧(例えば、0Vまたは−2.5V)を印加することにより、オフにされてもよい。放電トランジスタ132のドレインコンタクト144もまた負の直流電圧を参照してもよい。これにより、放電トランジスタ132において例えば2.5Vの正のV_gsとなってもよい。これにより、放電トランジスタ132がオンとなって、スイッチトランジスタ104のゲートコンタクト108とスイッチトランジスタ104のボディコンタクト120を結合することによる放電経路を形成してもよい。これは、閾値電圧(Vth)の低下が生じないであろう電圧許容値(voltage headroom)を与えなければならないことなしに実現されてもよい。
【0025】
スイッチ100の動作が主にスイッチトランジスタ104としてnチャネルFET(「NMOSスイッチ」または「NMOSトランジスタ」ともいう)を用いる観点で説明がなされるが、スイッチトランジスタ104および放電トランジスタ132としてpチャネルFETなどのpチャネルトランジスタ(「PMOSスイッチ」または「PMOSトランジスタ」ともいう)を用いる実施の形態が用いられてもよい。スイッチトランジスタ104および放電トランジスタ132がpチャネルトランジスタである実施の形態において、正電圧の印加によりpチャネルトランジスタをオフにする一方で、負電圧の印加または電圧を印加しないことによりnチャネルトランジスタをオンにしてもよい。
【0026】
上述のようなスイッチ100を用いて放電経路を与えることは、ダイオード接続FETスイッチ回路に伴う電圧閾値許容量(voltage threshold headroom)に関連した同様の不利益を招かないかもしれない。ダイオード接続FETスイッチ回路に対して、スイッチ100は、相互変調歪み(IMD)について3dBの向上、第3次高調波について2.5dBの向上、第2次高調波について1.5dBの向上を伴いうるというシミュレーション例が示されている。
【0027】
上述のようなスイッチ100を用いて放電経路を与えることは、抵抗性ボディコンタクト(BC)スイッチ回路に伴う挿入損失に関連した同様の不利益をも招かないかもしれない。抵抗性BCスイッチ回路に対して、スイッチ100は、挿入損失について40mdB以上の向上、第2次高調波について3.5dBの向上、第3次高調波について0.5dBの向上を伴いうるというシミュレーション例が示されている。
【0028】
スイッチ100は、ゲート接地増幅器であってもよいし、相補型金属酸化膜半導体(CMOS)スイッチ、パワー増幅器、低雑音増幅器(LNA;low-noise amplifier)、バッファ、デュプレクサなどを含むがこれらに限定されない多くの用途に組み込まれてもよい。
【0029】
いくつかの実施の形態において、複数のスイッチ100は、一つの回路設計に組み込まれてもよい。図2は、それぞれが上述のスイッチ100と同様であってよい一以上のスイッチを包含するスイッチ回路200の例を示す。具体的には、スイッチ回路200は、スイッチ204および208を含んでもよい。スイッチ204および208は、主にRF信号入力端子152およびRF信号出力端子156のそれぞれと同様のRF信号入力212およびRF信号出力216の間の位置において、これらに接続されてもよい。スイッチ204および208は、それぞれ上述のスイッチ100と同様であってもよく、スイッチ204および208のスイッチトランジスタおよび放電トランジスタの双方は、上述のようにnチャネルトランジスタ、より具体的にはnチャネルFETであってもよい。図2に示されるように、スイッチ204および208は、スイッチ204のスイッチトランジスタのソースコンタクトがスイッチ208のスイッチトランジスタのドレインコンタクトに接続されるようにして、互いに直列に接続されてもよい。
【0030】
いくつかの実施の形態において、スイッチ204および208は、例えば2.5Vの正電圧を与えるように構成される電圧源220に接続されてもよい。いくつかの実施の形態において、抵抗224は、主に電圧源220とスイッチ204および208の間に位置してもよい。いくつかの実施の形態において、抵抗224は制御線228を含んでもよい。いくつかの実施の形態において、電圧源220は上述の電圧源160と同様であってもよい。
【0031】
スイッチ回路200は、追加のスイッチ232および236を含んでもよい。スイッチ232および236は、主にRF信号入力212とグランド240の間に位置してもよい。具体的には、スイッチ回路200の分岐路上にあると言われてもよい。いくつかの実施の形態において、スイッチ232および236は、例えば2.5Vの正電圧を与えるように構成される電圧源244に接続されてもよい。いくつかの実施の形態において、電圧源244および電圧源220は同一の電圧源であってもよいし、または、互いに接続された別の電圧源であってもよい。いくつかの実施の形態において、抵抗248は、主に電圧源244とスイッチ232および236の間に位置してもよい。いくつかの実施の形態において、抵抗248は制御線252を含んでもよい。
【0032】
スイッチ232および236は、上述のスイッチ100とそれぞれ同様であってもよく、スイッチ232および236のスイッチトランジスタおよび放電トランジスタの双方は、上述のようにpチャネルトランジスタ、より具体的にはpチャネルFETであってもよい。図2に示されるように、スイッチ232および236は、スイッチ232のスイッチトランジスタのソースコンタクトがスイッチ236のスイッチトランジスタのドレインコンタクトに接続されるようにして、互いに直列に接続されてもよい。
【0033】
スイッチ回路200は、nチャネルトランジスタを有する二つのスイッチ204および208と、pチャネルトランジスタを有する二つのスイッチ232および236とを有するように説明されるが、他の実施の形態においては、スイッチ回路はより多く、もしくは、より少ないスイッチを有してもよい。いくつかの実施の形態において、スイッチ204およびスイッチ208がpチャネルトランジスタを有し、スイッチ232および236がnチャネルトランジスタを有し、電圧源220および224が負電圧を与えるように構成されてもよい。
【0034】
動作時に、スイッチ回路200は以下のように動作してもよい。RF信号がRF信号入力212に供給されてもよい。電圧源220および244において正の電圧が供給されてもよい。上述のように、スイッチ204および208は、nチャネルFETを含んでもよい。スイッチ204および208が電圧源220から正電圧を受けるとき、スイッチ204およびスイッチ208のそれぞれの放電トランジスタはオフになってもよい。さらに、スイッチ回路200を通ってRF信号入力212からRF信号出力216へとRF信号を伝えることができるように、スイッチトランジスタはオンになってもよい。
【0035】
同様に、スイッチ232およびスイッチ236は、電圧源244から正電圧を受けてもよい。上述のように、スイッチ232および236はpチャネルFETを含んでもよい。したがって、電圧源244から受ける正電圧は、スイッチ232および236のスイッチトランジスタをオフにしてもよい。スイッチ232および236のスイッチトランジスタがオフになるとき、RF信号入力212からグランド240へと信号が伝わることができなくなってもよい。したがって、正電圧の印加によってスイッチ回路200の分岐部が実際上閉鎖される一方で、正電圧によってスイッチ回路200の信号部が開放されてもよい。
【0036】
その一方で、電圧源244および220から電圧を印加しないか、グランド電圧を印加することにより、上述の態様とは逆の態様でスイッチ回路200を動作させてもよい。具体的には、電圧源220からグランド電圧を印加することにより、信号がグランド240に流れることができるように、スイッチ204および208の放電トランジスタをオンにしてもよい。例えば、RF信号入力212からの雑音がグランド240に短絡されてもよい。同時に、スイッチ204および208のスイッチトランジスタをオフにすることで、RF信号入力212からの雑音がRF信号出力216に伝わらないようにしてもよい。
【0037】
上述のスイッチ回路200は、いくつかの優位性を享受しうる。具体的に、スイッチ回路200は、増強された挿入損失や、増大した分離性および全体的特性を有する一方で、比較的コンパクトな面積内に依然として存在しうる。例えば、いくつかの実施の形態において、スイッチのスイッチトランジスタは、約1mmの厚さを有してもよい。スイッチの放電トランジスタは、約1μmの厚さを有してもよい。さらに、スイッチ回路200のスイッチング速度は、非常に高速であると考えられうる。さらに、スイッチ回路200は、電圧源220および244のような正電圧源のみを用いて実装されてもよく、いくつかの実施の形態において、これらは一つの正電圧源に統合されてもよい。したがって、スイッチ回路200は、阻止コンデンサや負電圧発生器を必要としなくてもよい。
【0038】
図3は、スイッチ回路200などのスイッチ回路の製造工程の例を示す。最初に、ステップ304において、第1トランジスタのゲートコンタクトが第2トランジスタのドレインコンタクトに接続されてもよい。具体的には、スイッチ232などのスイッチに含まれるスイッチ100のスイッチトランジスタ104といったスイッチトランジスタのゲートコンタクトが、スイッチ232に含まれる放電トランジスタ132といった放電トランジスタのドレインコンタクトに接続されてもよい。
【0039】
次に、ステップ308において、第1トランジスタのボディコンタクトが第2トランジスタのソースコンタクトに接続されてもよい。具体的には、スイッチ232に含まれるスイッチ100のスイッチトランジスタ104のボディコンタクトが、スイッチ232に含まれる放電トランジスタ132のソースコンタクトに接続されてもよい。
【0040】
次に、ステップ312において、第2トランジスタのゲートコンタクトが第1抵抗および第2抵抗に接続されてもよい。具体的には、スイッチ232に含まれる放電トランジスタ132のゲートコンタクトが、抵抗124および128といった抵抗に接続され、ゲートコンタクト136が仮想グランドを参照するようにしてもよい。
【0041】
最後に、第1トランジスタのドレインコンタクトが第2スイッチに接続されてもよい。例えば、スイッチ232に含まれるスイッチ100のスイッチトランジスタ104のドレインコンタクトが、スイッチ204といった別のスイッチに接続されてもよい。具体的には、スイッチ232に含まれるスイッチトランジスタ104のドレインコンタクトが、スイッチ204に含まれるスイッチングトランジスタのドレインコンタクトに接続されてもよい。上述のように、スイッチ232の放電トランジスタおよびスイッチトランジスタはpチャネルFETであってもよく、一方でスイッチ204のスイッチトランジスタはnチャネルFETであってもよい。
【0042】
スイッチ回路200は、様々なシステムに組み込まれてもよい。図4は、システム400の例を示すブロック図である。図示されるように、システム400は、いくつかの実施の形態において無線周波数(RF)パワー増幅器(PA;power amplifier)モジュールであってもよいPAモジュール402を含む。システム400は、図示されるようにPAモジュール402に接続されるトランシーバ404を含んでもよい。PAモジュール402は、増幅、スイッチング、ミキシングなどの任意の種類の動作を実行するスイッチ回路200を含んでもよい。様々な実施の形態において、スイッチ回路200は、追加的/代替的に、例えばアップコンバートを提供するためにトランシーバ404に含まれてもよいし、または、様々なスイッチング機能を提供するためにアンテナスイッチモジュール(ASM)406に含まれてもよい。
【0043】
PAモジュール402は、トランシーバ404からのRF入力信号RFinを受信してもよい。PAモジュール402は、RF入力信号RFinを増幅してRF出力信号RFoutを提供してもよい。RF入力信号RFinおよびRF出力信号RFoutの双方は、図4においてそれぞれTx−RFinおよびTx−RFoutと称される送信チェーンの一部であってもよい。
【0044】
増幅されたRF出力信号RFoutは、アンテナ構造408を通じて、RF出力信号RFoutの無線(OTA;over-the-air)伝送を実現させるASM406に提供されてもよい。ASM406は、アンテナ構造408を通じてRF信号を受信してもよく、受信したRF信号Rxを受信チェーンに沿ってトランシーバ404につないでもよい。
【0045】
様々な実施の形態において、アンテナ構造408は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナまたはRF信号の無線(OTA)送信/受信に適した、いかなる種類のアンテナを含む、一以上の指向性および/または無指向性アンテナを含んでもよい。
【0046】
システム400は、パワー増幅を含む任意のシステムであってもよい。様々な実施の形態において、RF信号をスイッチするためにシステム400にスイッチ回路200を含むことは、システム400がRFの高いパワーおよび周波数においてパワー増幅するために用いられるときに特に有用でありうる。例えば、システム400にスイッチ回路200を含めることは、約32dBm以上のパワーおよび約1800MHz以上の周波数を有するグローバル・システム・フォー・モバイル・コミュニケーション(GSM(登録商標))の信号や、約34dBm以上のパワーを有する例えば800MHzから915MHzの低帯域GSMの信号の伝送に特に有益である。
【0047】
システム400は、地上もしくは衛星通信、レーダシステム、様々な産業および医療用途において利用可能な任意の一以上のものに適してもよい。より具体的には、いくつかの実施の形態において、システム400は、レーダデバイス、衛星通信デバイス、モバイルコンピューティングデバイス(例えば、電話、タブレット、ラップトップなど)、基地局、放送ラジオ、または、テレビ増幅器システムの中から選択される一つであってもよい。
【0048】
本開示は、上述の実施の形態の観点から示されたが、本開示の範囲を逸脱しない限りにおいて、同様の目的を実現すると考えられるさまざまな代替的および/または等価な実施の形態により、上述した特定の実施の形態が置換されてもよいことは、当業者によって理解されるであろう。当業者であれば、本開示によって示された内容が、様々な実施の形態として実施されてもよいことは、すぐに理解されるであろう。本記載は、制限的であるとみなされるのではなく、例示的であるとみなされることを意図する。
図1
図2
図3
図4
【外国語明細書】
2015149720000001.pdf