特開 2015-179211 光半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-179211(P2015-179211A)

(43)【公開日】2015年10月8日

(54)【発明の名称】光半導体装置及びその製造方法

(51)【国際特許分類】

   G02F 1/025 20060101AFI20150911BHJP

   G02B 6/13 20060101ALI20150911BHJP

   G02B 6/122 20060101ALI20150911BHJP

   G02F 1/015 20060101ALI20150911BHJP

【ＦＩ】

   G02F1/025

   G02B6/12 M

   G02B6/12 C

   G02F1/015 505

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

【全頁数】13

(21)【出願番号】特願2014-57026(P2014-57026)

(22)【出願日】2014年3月19日

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２５年度独立行政法人新エネルギー・産業技術総合開発機構「超低消費電力型光エレクトロニクス実装システム技術開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(71)【出願人】

【識別番号】513065077

【氏名又は名称】技術研究組合光電子融合基盤技術研究所

(74)【代理人】

【識別番号】100090273

【弁理士】

【氏名又は名称】國分 孝悦

(72)【発明者】

【氏名】倉橋 輝雄

【テーマコード（参考）】

2H147

2K102

【Ｆターム（参考）】

2H147BA05

2H147DA11

2H147EA02D

2H147EA10D

2H147EA13A

2H147EA13C

2H147EA14B

2H147EA34A

2H147EA36A

2H147FA03

2H147FA09

2H147FB11

2H147FC05

2H147FD20

2H147FF01

2H147FF02

2H147FF08

2H147GA17

2H147GA19

2H147GA28

2K102AA21

2K102BA01

2K102BB01

2K102BB04

2K102BC04

2K102CA00

2K102CA28

2K102DA04

2K102DD03

2K102DD09

2K102EA02

(57)【要約】

【課題】半導体領域の半導体と金属との化合物を形成してコンタクト抵抗の低減を図るも、クラッド層を厚く形成することなく、光の伝搬損失を大幅に低減する信頼性の高い光半導体装置を実現する。
【解決手段】コア層１Ａを形成し、コア層１Ａの両側に半導体領域３，４を形成し、コア層１Ａを覆うクラッド層６を形成し、クラッド層６上に、窒素を含有する高融点金属膜７を形成し、窒素を含有する高融点金属膜７を形成した後に、半導体領域３，４上に金属１４を堆積し、半導体領域３，４と、半導体領域の半導体と金属１５との化合物を介して電気的に接続される電極９を形成する。
【選択図】図３

【特許請求の範囲】

【請求項1】

コア層を形成する工程と、
前記コア層の両側に半導体領域を形成する工程と、
前記コア層を覆うクラッド層を形成する工程と、
前記クラッド層上に、窒素を含有する高融点金属膜を形成する工程と、
前記窒素を含有する高融点金属膜を形成した後に、前記半導体領域上に金属を堆積する工程と、
前記半導体領域と、前記半導体領域の半導体と前記金属との化合物を介して電気的に接続される電極を形成する工程と
を含むことを特徴とする光半導体装置の製造方法。

【請求項2】

前記クラッド層は、その前記コア層の直上における前記金属の原子の濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値であることを特徴とする請求項１に記載の光半導体装置の製造方法。

【請求項3】

前記窒素を含有する高融点金属膜の高融点金属は、Ｔｉ，Ｈｆ，Ｔａ，Ｍｏ，Ｗから選ばれた１種であることを特徴とする請求項１又は２に記載の光半導体装置の製造方法。

【請求項4】

前記窒素を含有する高融点金属膜は、酸窒化膜であることを特徴とする請求項１〜３のいずれか１項に記載の光半導体装置の製造方法。

【請求項5】

前記化合物を形成した後に、前記窒素を含有する高融点金属膜を、その上に堆積した前記金属と共に除去することを特徴とする請求項１〜３のいずれか１項に記載の光半導体装置の製造方法。

【請求項6】

前記クラッド層は、７００ｎｍ〜１０００ｎｍの範囲内の厚みに形成されることを特徴とする請求項１〜５のいずれか１項に記載の光半導体装置の製造方法。

【請求項7】

コア層と、
前記コア層を覆うクラッド層と、
前記クラッド層上に形成された高融点金属酸窒化膜と、
前記コア層の両側に形成された半導体領域と、
前記半導体領域と、前記半導体領域の半導体と金属との化合物を介して電気的に接続された電極と
を含むことを特徴とする光半導体装置。

【請求項8】

前記クラッド層は、その前記コア層の直上における前記金属の原子の濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値であることを特徴とする請求項７に記載の光半導体装置。

【請求項9】

前記高融点金属酸窒化膜の高融点金属は、Ｔｉ，Ｈｆ，Ｔａ，Ｍｏ，Ｗから選ばれた１種であることを特徴とする請求項７又は８に記載の光半導体装置。

【請求項10】

前記クラッド層は、７００ｎｍ〜１０００ｎｍの範囲内の厚みに形成されていることを特徴とする請求項７〜９のいずれか１項に記載の光半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光半導体装置及びその製造方法に関する。

【背景技術】

【0002】

従来より、Ｓｉのコア層及びこれを覆うクラッド層を有して光導波路が構成され、コア層の一方側にＰ型半導体領域が、他方側にＮ型半導体領域が設けられ、これら半導体領域にコンタクト電極が接続されてなる光半導体装置が開発されている。この光半導体装置では、コンタクト電極の半導体領域とのコンタクト抵抗を低減すべく、半導体領域のＳｉと例えばＮｉ等の化合物であるＮｉシリサイドを形成し、これを介して半導体領域とコンタクト電極を接続している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２−２７１９９号公報

【特許文献2】特開２０１１−６４９９３号公報

【非特許文献】

【0004】

【非特許文献1】IBM 21 December 2009 / Vol. 17, No. 26 / OPTICS EXPRESS 24023

【非特許文献2】LUXTERA http://www.luxtera.com/

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記の光半導体装置では、コア層内にＮｉが拡散し、光の伝搬損失が増加するという問題がある。
この問題に対処すべく、非特許文献１ではコア層を覆うＳｉＮ膜を形成し、非特許文献２ではコア層の直上を覆うＳｉＮ膜及びＳｉＯＮ膜の２層膜を形成して、コア層内へのＮｉの拡散を防止する技術が開示されている。

【0006】

しかしながら、非特許文献１，２のように、コア層を覆うＳｉＮ膜やＳｉＯＮ膜をＣＶＤ法で成膜すると、生成されるＮ−Ｈ基により光吸収が発生し、波長１．５μｍの光について伝搬損失が生じる。また、コア層を覆うＳｉＮ膜やＳｉＯＮ膜を形成することにより、クラッド層のコア層との屈折率差が小さくなり、光閉じ込め効果が減少して伝搬損失が増大する。

【0007】

コア層内へのＮｉの拡散による光の伝搬損失を抑制する他の手法としては、コア層上のクラッド層を厚く形成することが考えられる。ところがクラッド層を厚く形成すれば、コンタクト電極を形成するためのコンタクト孔の精緻な形成が極めて困難となり、歩留まりを低下させることになる。

【0008】

本発明は、上記の課題に鑑みてなされたものであり、半導体領域の半導体と金属との化合物を形成してコンタクト抵抗の低減を図るも、クラッド層を厚く形成することなく、光の伝搬損失を大幅に低減する信頼性の高い光半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

光半導体装置の製造方法の一態様は、コア層を形成する工程と、前記コア層の両側に半導体領域を形成する工程と、前記コア層を覆うクラッド層を形成する工程と、前記クラッド層上に、窒素を含有する高融点金属膜を形成する工程と、前記窒素を含有する高融点金属膜を形成した後に、前記半導体領域上に金属を堆積する工程と、前記半導体領域と、前記半導体領域の半導体と前記金属との化合物を介して電気的に接続される電極を形成する工程とを含む。

【0010】

光半導体装置の一態様は、コア層と、前記コア層を覆うクラッド層と、前記クラッド層上に形成された高融点金属酸窒化膜と、前記コア層の両側に形成された半導体領域と、前記半導体領域と、前記半導体領域の半導体と金属との化合物を介して電気的に接続された電極とを含む。

【0011】

光半導体装置の一態様は、コア層と、前記コア層を覆うクラッド層と、前記コア層の両側に形成された半導体領域と、前記半導体領域と、前記半導体領域の半導体と金属との化合物を介して電気的に接続された電極とを含み、前記クラッド層は、その前記コア層の直上における前記金属の原子の濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値である。

【発明の効果】

【0012】

上記の諸態様によれば、半導体領域の半導体と金属との化合物を形成してコンタクト抵抗の低減を図るも、クラッド層を厚く形成することなく、光の伝搬損失を大幅に低減する信頼性の高い光半導体装置が実現する。

【図面の簡単な説明】

【0013】

【図1】第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。

【図2】図１に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。

【図3】図２に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。

【図4】ＴｉＯＮ膜を形成することなく、クラッド層の厚みを変えて作製した光半導体装置について、クラッド層の厚みと光パワーとの関係を示す特性図である。

【図5】第２の実施形態による半導体装置の製造方法の主要工程を工程順に示す概略断面図である。

【図6】図５に引き続き、第２の実施形態による半導体装置の製造方法の主要工程を工程順に示す概略断面図である。

【発明を実施するための形態】

【0014】

以下、光半導体装置及びその製造方法の諸実施形態について、図面を参照しながら詳細に説明する。以下の諸実施形態では、説明の便宜上、光半導体装置の構成をその製造方法と共に述べる。以下の諸実施形態では、いわゆるＰＩＮ型の光導波路デバイスを開示するが、Ｐ型半導体領域とＮ型半導体領域との離間距離が短いＰＮ型の光導波路デバイスにも適用することができる。

【0015】

（第１の実施形態）
先ず、第１の実施形態について説明する。
図１〜図３は、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。

【0016】

先ず、図１（ａ）に示すように、ＳＯＩ基板１を用いてコア層１Ａを形成する。
ＳＯＩ基板１は、Ｓｉ基板１ａ上にＳｉＯ₂層１ｂを介してＳｉ層１ｃが形成されたものである。先ず、ＳＯＩ基板１の表面（Ｓｉ層１ｃの表面）に、ＣＶＤ法により、ソースガスをＳｉＨ₄(２０％)／Ｈｅ＋Ｎ₂Ｏとして、温度８００℃で２０ｎｍ程度の厚みにＳｉＯ₂を堆積する。堆積されたＳｉＯ₂を、リソグラフィー及びＲＩＥにより加工する。ＲＩＥのエッチング条件としては、エッチングガスをＣＦ₄ガスとし、圧力を１００ｍTorr、投入パワーを１５０Ｗとする。以上により、Ｓｉ層１ｃ上のコア層形成部位を覆うキャップ層２が形成される。

【0017】

キャップ層２のエッチングで用いたレジストマスクを用いて、Ｓｉ層１ｃを、エッチングガスをＨＢｒガスとして、ＲＩＥによりエッチングする。エッチング条件としては、圧力を５０ｍTorr、投入パワーを２００Ｗとする。エッチングは、Ｓｉ層１ｃを５０ｎｍ程度の厚み分だけ残すように行われる。以上により、キャップ層２下にＳｉ層１ｃからなるコア層１Ａが形成される。
レジストマスクは、薬液処理又はアッシング処理により除去される。

【0018】

続いて、図１（ｂ）に示すように、コア層１Ａの両側面にサイドウォール３を形成する。
詳細には、コア層１Ａを覆うように、ＣＶＤ法により、ソースガスをＳｉＨ₄(２０％)／Ｈｅ＋Ｎ₂Ｏとして、温度８００℃で３００ｎｍ程度の厚みにＳｉＯ₂を堆積する。堆積されたＳｉＯ₂を、コア層１Ａの両側面に２５０ｎｍ程度の幅で残るように、エッチングガスをＣＦ₄ガスとして、ＲＩＥによりエッチングする。エッチング条件としては、圧力を１．８Torr、投入パワーを１５０Ｗとする。以上により、コア層１Ａの両側面にサイドウォール３が形成される。サイドウォール３は、ＲＩＥにより自己整合的に形成されるため、位置ズレの発生による幅の不均一が発生しない。また、サイドウォール３となるＳｉＯ₂は、高温で成膜したものであるため、後述するクラッド層に用いられるＴＥＯＳ又はＳｉＯ₂よりも水素の少ない膜であり、後述する高温の活性化アニールにおいても膜剥がれが生じることはない。

【0019】

続いて、図１（ｃ）に示すように、Ｓｉ層１ｃにおけるコア層１Ａの一方側にＰ型半導体領域４を形成する。
詳細には、Ｓｉ層１ｃ上の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、Ｓｉ層１ｃにおけるコア層１Ａの一方側を露出する開口１１ａを有するレジストマスク１１が形成される。
レジストマスク１１を用いて、開口１１ａから露出するコア層１Ａの一方側の部位にＰ型不純物、例えばホウ素（Ｂ⁺）をイオン注入する。これにより、Ｓｉ層１ｃにおけるコア層１Ａの一方側にＰ型半導体領域４が形成される。
レジストマスク１１は、薬液処理又はアッシング処理により除去される。

【0020】

続いて、図１（ｄ）に示すように、Ｓｉ層１ｃにおけるコア層１Ａの他方側にＮ型半導体領域５を形成する。
詳細には、Ｓｉ層１ｃの全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、Ｓｉ層１ｃにおけるコア層１Ａの他方側を露出する開口１２ａを有するレジストマスク１２が形成される。
レジストマスク１２を用いて、開口１２ａから露出するコア層１Ａの他方側の部位にＮ型不純物、例えばリン（Ｐ⁺）をイオン注入する。これにより、Ｓｉ層１ｃにおけるコア層１Ａの他方側にＮ型半導体領域５が形成される。
レジストマスク１２は、薬液処理又はアッシング処理により除去される。

【0021】

レジストマスク１１，１２を形成する際には、そのエッジに所期の位置からの若干の位置ズレが生じることがある。しかしながら、コア層１Ａはキャップ層２及びサイドウォール３で覆われているため、これらがイオン注入に対するマスクとして機能し、イオン注入の領域変動が抑制される。

【0022】

その後、Ｐ型半導体領域４及びＮ型半導体領域５に、例えば１０００℃で１０秒間程度のアニール処理を施す。これにより、イオン注入されたＰ型半導体領域４のＰ型不純物（ここではＢ）及びＮ型半導体領域５のＮ型不純物（ここではＰ）が活性化される。

【0023】

続いて、図２（ａ）に示すように、コア層１Ａをキャップ層２及びサイドウォール３を介して覆うクラッド層６を形成する。
詳細には、コア層１Ａをキャップ層２及びサイドウォール３を介して覆うように、クラッド材料として例えばＴＥＯＳをＣＶＤ法により堆積する。ＴＥＯＳは、７００ｎｍ程度〜１０００ｎｍ程度の厚み、ここでは１０００ｎｍ程度の厚みに堆積される。これにより、クラッド層６が形成される。コア層１Ａ及びクラッド層６により、光導波路１０が構成される。

【0024】

クラッド層の厚みが１０００ｎｍよりも厚いと、後述するコンタクト電極を精緻に形成することが困難となる。即ち、Ｐ型半導体領域及びＮ型半導体領域のスラブ部の厚みは５０ｎｍ程度と薄く、コンタクト孔を形成する際に１０００ｎｍよりも厚いクラッド層をエッチングして、薄いスラブ部の表面露出でエッチングを停止させることは極めて困難である。クラッド層の厚みが７００ｎｍよりも薄いと、コア層とコンタクト電極との離間距離が短くなって光伝搬に悪影響が懸念される。クラッド層６を７００ｎｍ程度〜１０００ｎｍ程度の厚みに形成することにより、コンタクト電極を所期のように形成することができると共に、コア層１Ａへの悪影響の懸念が払拭される。なお、コンタクト電極の形成位置等を適宜工夫することで、クラッド層６を７００ｎｍよりも薄く形成し得る。

【0025】

続いて、図２（ｂ）に示すように、クラッド層６上に、窒素を含有する高融点金属膜として、高融点金属酸窒化膜であるＴｉＯＮ膜７を形成する。
詳細には、クラッド層６上に、スパッタ法等により高融点金属酸窒化膜を形成する。この高融点金属酸窒化膜の高融点金属としては、Ｔｉ，Ｈｆ，Ｔａ，Ｍｏ，Ｗ等から選ばれた１種が用いられる。本実施形態では、高融点金属としてＴｉを用い、高融点金属酸窒化膜としてＴｉＯＮ膜７が形成される。ＴｉＯＮ膜７は、例えば５０ｎｍ程度の厚みに形成される。高融点金属としてＨｆ，Ｔａ，Ｍｏ，又はＷを用いた場合には、高融点金属酸窒化膜はＨｆＯＮ，ＴａＯＮ，ＭｏＯＮ，又はＷＯＮとなる。

【0026】

続いて、図２（ｃ）に示すように、クラッド層６及びＴｉＯＮ膜７にコンタクト孔８を形成する。
詳細には、先ず、ＴｉＯＮ膜７上の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＴｉＯＮ膜７におけるＰ型半導体領域４の上方及びＮ型半導体領域５の上方に相当する部位を露出する開口１３ａを有するレジストマスク１３が形成される。

【0027】

レジストマスク１３を用いて、Ｐ型半導体領域４の表面の一部及びＮ型半導体領域５の表面の一部が露出するまで、ＴｉＯＮ膜７及びクラッド層６をドライエッチングする。これにより、クラッド層６には開口６ａ、ＴｉＯＮ膜７には開口７ａが形成され、開口６ａ，７ａが連通してなるコンタクト孔８が形成される。
レジストマスク１３は、薬液処理又はアッシング処理により除去される。

【0028】

続いて、図３（ａ）に示すように、Ｐ型半導体領域４の表面及びＮ型半導体領域５の表面に、シリサイドとしてＮｉシリサイド１５を形成する。
詳細には、先ず、スパッタ法等により、コンタクト孔８の底部で露出するＰ型半導体領域４の表面上及びＮ型半導体領域５の表面上を含む全面にシリサイド金属を成膜する。シリサイド金属としては、Ｎｉ，Ｃｏ，Ｔｉ，Ｗ等から選ばれた１種が用いられる。本実施形態では、シリサイド金属としてＮｉを用い、２０ｎｍ程度の厚みにＮｉ膜１４を成膜する。

【0029】

その後、Ｎｉ膜１４とＰ型半導体領域４及びＮ型半導体領域５に、例えば４００℃で１分間程度のアニール処理を施す。これにより、Ｎｉ膜１４とＰ型半導体領域４及びＮ型半導体領域５とが反応し、Ｐ型半導体領域４のＮｉ膜１４との接触部位及びＮ型半導体領域５のＮｉ膜１４との接触部位にそれぞれＮｉシリサイド１５が形成される。

【0030】

Ｎｉ膜１４は、コンタクト孔８の底部のみならずクラッド層６の上方にＴｉＯＮ膜７を介して堆積されている。この状態でアニール処理を施しても、クラッド層６がＴｉＯＮ膜７で保護されているためにクラッド層６とＮｉ膜１４とが反応することはなく、Ｎｉ膜１４のＮｉ原子のクラッド層６内への拡散が抑止される。クラッド層６は、コア層１Ａの直上におけるＮｉ原子濃度が５×１０¹³atoms／ｃｍ²よりも低値、単位体積当りに換算すると１．７×１０¹⁸atoms／ｃｍ³よりも低値となる。Ｎｉ膜１４の成膜環境に起因する濃度限界を考慮して、クラッド層６のコア層１Ａの直上におけるＮｉ原子濃度は、例えば１０¹⁵atoms／ｃｍ³のオーダー程度まで抑えられる。クラッド層６のＮｉ原子濃度を低値に抑えることにより、コア層１Ａ内のＮｉ原子濃度も同様に低値に抑えられる。

【0031】

続いて、図３（ｂ）に示すように、未反応のＮｉ膜１４を除去する。
詳細には、例えばＨ₂ＳＯ₄及びＨ₂Ｏ₂の混合液を用いて、ＴｉＯＮ膜７上及びコンタクト孔８の底部に存する未反応のＮｉ膜１４を剥離して除去する。ここで、ＴｉＯＮ膜７は除去されることなく残存する。ＴｉＯＮ膜７は絶縁性であるため、ＴｉＯＮ膜７が形成されている状態で後述のコンタクト電極を形成しても電極間の短絡等の問題が生じることはない。

【0032】

続いて、図３（ｃ）に示すように、コンタクト電極９を形成する。
詳細には、先ず、ＴｉＮを下地膜として、スパッタ法等によりコンタクト孔８を埋め込むように全面にＴｉＮ／Ａｌ（ＴｉＮが下層、Ａｌが上層）を堆積する。
堆積されたＴｉＮ／Ａｌを、リソグラフィー及びＲＩＥにより電極形状に加工する。以上により、コンタクト孔８を電極材料で埋め込み、Ｎｉシリサイド１５を介してＰ型半導体領域４又はＮ型半導体領域５と電気的に接続されてなるコンタクト電極９が形成される。

【0033】

本実施形態では、コンタクト電極９は、低抵抗のＮｉシリサイド１５を介してＰ型半導体領域４又はＮ型半導体領域５と電気的に接続されている。コア層１Ａ及びクラッド層６は、内部のＮｉ原子濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値、例えば１０¹⁵atoms／ｃｍ³のオーダー程度まで抑えられている。この構成により、Ｎｉシリサイド１５によりコンタクト抵抗の低減を図るも、クラッド層６を厚く形成することなく、光の伝搬損失を大幅に低減する信頼性の高い光半導体装置が実現する。

【0034】

以下、本実施形態により奏される作用効果を確認するために行った実験結果について説明する。図４は、本実施形態によるＴｉＯＮ膜を形成することなく、クラッド層の厚みを変えて作製した光半導体装置について、クラッド層の厚みと光パワーとの関係を示す特性図である。

【0035】

図４において、Ａ点は、クラッド層の厚みを１０００ｎｍ程度とし、シリサイド工程を行わずに（Ｎｉを成膜せずに）作製した光半導体装置における光パワーを示す。シリサイド工程を行った際にも、Ａ点と同等の低い伝搬損失が必要である。
Ｂ点は、クラッド層の厚みを極めて薄くし（２００ｎｍ程度以下の２種類）、シリサイド工程を行って作製した光半導体装置における光パワーを示す。Ｂ点の光半導体装置では、光パワーが小さく伝搬損失が極めて高い。

【0036】

Ｃ点は、Ｂ点に基づいて、クラッド層の厚みを１０００ｎｍ程度として外挿した光パワーを示す。Ｃ点をＡ点と比較することにより、シリサイド工程を行うことで光パワーが大きく低下することが判る。
Ｄ点は、Ａ点と同等の光パワーを示しており、Ｂ点及びＣ点に基づいてＡ点と同等の光パワーとして外挿したものである。シリサイド工程を行ってＡ点と同等の光パワーを得るには、１４５０ｎｍ程度の厚いクラッド層が必要であることが判る。

【0037】

シリサイド工程を行って作製したＢ点の光半導体装置におけるクラッド層について、ＩＣＰ−ＭＳ分析で調べたところ、５×１０¹³atoms／ｃｍ²以上（１．７×１０¹⁸atoms／ｃｍ³以上）のＮｉ原子濃度が検出された。このように、本実験では、コア層のみならず、クラッド層内に分布するＮｉ原子が伝搬損失の原因となっていることが明らかになった。

【0038】

本実施形態では、コア層１Ａ及びクラッド層６のＮｉ原子濃度を、１．７×１０¹⁸atoms／ｃｍ³よりも低値、例えば１０¹⁵atoms／ｃｍ³のオーダー程度まで抑えることにより、コンタクト抵抗の低減と、比較的薄いクラッド層での光の伝搬損失の低減との双方を実現することができる。

【0039】

（第２の実施形態）
次いで、第２の実施形態について説明する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
図５〜図６は、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。

【0040】

本実施形態では先ず、第１の実施形態と同様に、図１（ａ）〜図２（ａ）の諸工程を順次行う。このとき、コア層１Ａをキャップ層２及びサイドウォール３を介して覆うクラッド層６が形成される。

【0041】

続いて、図５（ａ）に示すように、クラッド層６上に、窒素を含有する高融点金属膜として、高融点金属窒化膜であるＴｉＮ膜２１を形成する。
詳細には、クラッド層６上に、スパッタ法等により高融点金属窒化膜を形成する。この高融点金属窒化膜の高融点金属としては、Ｔｉ，Ｈｆ，Ｔａ，Ｍｏ，Ｗ等から選ばれた１種が用いられる。本実施形態では、高融点金属としてＴｉを用い、高融点金属窒化膜としてＴｉＮ膜２１が形成される。ＴｉＮ膜２１は、例えば５０ｎｍ程度の厚みに形成される。高融点金属としてＨｆ，Ｔａ，Ｍｏ，又はＷを用いた場合には、高融点金属窒化膜はＨｆＮ，ＴａＮ，ＭｏＮ，又はＷＮとなる。

【0042】

続いて、図５（ｂ）に示すように、クラッド層６及びＴｉＮ膜２１にそれぞれ開口６ａ，２１ａを形成する。
詳細には、先ず、ＴｉＮ膜２１上の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＴｉＮ膜２１におけるＰ型半導体領域４の上方及びＮ型半導体領域５の上方に相当する部位を露出する開口１６ａを有するレジストマスク１６が形成される。

【0043】

レジストマスク１６を用いて、Ｐ型半導体領域４の表面の一部及びＮ型半導体領域５の表面の一部が露出するまで、ＴｉＮ膜２１及びクラッド層６をドライエッチングする。これにより、クラッド層６には開口６ａ、ＴｉＮ膜２１には開口２１ａが形成され、開口６ａ，２１ａが連通する。本実施形態では、開口６ａがコンタクト孔となる。
レジストマスク１６は、薬液処理又はアッシング処理により除去される。

【0044】

続いて、図５（ｃ）に示すように、Ｐ型半導体領域４の表面及びＮ型半導体領域５の表面に、シリサイドとしてＮｉシリサイド１５を形成する。
詳細には、先ず、スパッタ法等により、開口６ａの底部で露出するＰ型半導体領域４の表面上及びＮ型半導体領域５の表面上を含む全面にシリサイド金属を成膜する。シリサイド金属としては、Ｎｉ，Ｃｏ，Ｔｉ，Ｗ等から選ばれた１種が用いられる。本実施形態では、シリサイド金属としてＮｉを用い、２０ｎｍ程度の厚みにＮｉ膜１４を成膜する。

【0045】

その後、Ｎｉ膜１４とＰ型半導体領域４及びＮ型半導体領域５に、例えば４００℃で１分間程度のアニール処理を施す。これにより、Ｎｉ膜１４とＰ型半導体領域４及びＮ型半導体領域５とが反応し、Ｐ型半導体領域４のＮｉ膜１４との接触部位及びＮ型半導体領域５のＮｉ膜１４との接触部位にそれぞれＮｉシリサイド１５が形成される。

【0046】

Ｎｉ膜１４は、開口６ａの底部のみならずクラッド層６の上方にＴｉＮ膜２１を介して堆積されている。この状態でアニール処理を施しても、クラッド層６がＴｉＮ膜２１で保護されているためにクラッド層６とＮｉ膜１４とが反応することはなく、Ｎｉ膜１４のＮｉ原子のクラッド層６内への拡散が抑止される。クラッド層６は、コア層１Ａの直上におけるＮｉ原子濃度が５×１０¹³atoms／ｃｍ²よりも低値、単位体積当りに換算すると１．７×１０¹⁸atoms／ｃｍ³よりも低値となる。Ｎｉ膜１４の成膜環境に起因する濃度限界を考慮して、クラッド層６のコア層１Ａの直上におけるＮｉ原子濃度は、例えば１０¹⁵atoms／ｃｍ³のオーダー程度まで抑えられる。クラッド層６のＮｉ原子濃度を低値に抑えることにより、コア層１Ａ内のＮｉ原子濃度も同様に低値に抑えられる。

【0047】

続いて、図６（ａ）に示すように、未反応のＮｉ膜１４を除去する。
詳細には、例えばＨ₂ＳＯ₄及びＨ₂Ｏ₂の混合液を用いて、ＴｉＮ膜２１上及び開口６ａの底部に存する未反応のＮｉ膜１４を剥離して除去する。このとき、未反応のＮｉ膜１４と共にＴｉＮ膜２１も除去される。ＴｉＮ膜２１は導電性であるため、ＴｉＮ膜２１が形成されている状態で後述のコンタクト電極を形成すれば電極間に短絡が生じるため、コンタクト電極の形成前にＴｉＮ膜２１を除去する必要がある。本実施形態では、未反応のＮｉ膜１４と共にＴｉＮ膜２１が除去されるため、工程数が削減される。

【0048】

続いて、図６（ｂ）に示すように、コンタクト電極９を形成する。
詳細には、先ず、ＴｉＮを下地膜として、スパッタ法等により開口６ａを埋め込むように全面にＴｉＮ／Ａｌ（ＴｉＮが下層、Ａｌが上層）を堆積する。
堆積されたＴｉＮ／Ａｌを、リソグラフィー及びＲＩＥにより電極形状に加工する。以上により、開口６ａを電極材料で埋め込み、Ｎｉシリサイド１５を介してＰ型半導体領域４又はＮ型半導体領域５と電気的に接続されてなるコンタクト電極９が形成される。

【0049】

本実施形態では、コンタクト電極９は、低抵抗のＮｉシリサイド１５を介してＰ型半導体領域４又はＮ型半導体領域５と電気的に接続されている。コア層１Ａ及びクラッド層６は、内部のＮｉ原子濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値、例えば１０¹⁵atoms／ｃｍ³のオーダー程度まで抑えられている。この構成により、Ｎｉシリサイド１５によりコンタクト抵抗の低減を図るも、クラッド層６を厚く形成することなく、光の伝搬損失を大幅に低減する信頼性の高い光半導体装置が実現する。

【0050】

以下、光半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。

【0051】

（付記１）コア層を形成する工程と、
前記コア層の両側に半導体領域を形成する工程と、
前記コア層を覆うクラッド層を形成する工程と、
前記クラッド層上に、窒素を含有する高融点金属膜を形成する工程と、
前記窒素を含有する高融点金属膜を形成した後に、前記半導体領域上に金属を堆積する工程と、
前記半導体領域と、前記半導体領域の半導体と前記金属との化合物を介して電気的に接続される電極を形成する工程と
を含むことを特徴とする光半導体装置の製造方法。

【0052】

（付記２）前記クラッド層は、その前記コア層の直上における前記金属の原子の濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値であることを特徴とする付記１に記載の光半導体装置の製造方法。

【0053】

（付記３）前記窒素を含有する高融点金属膜の高融点金属は、Ｔｉ，Ｈｆ，Ｔａ，Ｍｏ，Ｗから選ばれた１種であることを特徴とする付記１又は２に記載の光半導体装置の製造方法。

【0054】

（付記４）前記窒素を含有する高融点金属膜は、酸窒化膜であることを特徴とする付記１〜３のいずれか１項に記載の光半導体装置の製造方法。

【0055】

（付記５）前記化合物を形成した後に、前記窒素を含有する高融点金属膜を、その上に堆積した前記金属と共に除去することを特徴とする付記１〜３のいずれか１項に記載の光半導体装置の製造方法。

【0056】

（付記６）前記クラッド層は、７００ｎｍ〜１０００ｎｍの範囲内の厚みに形成されることを特徴とする付記１〜５のいずれか１項に記載の光半導体装置の製造方法。

【0057】

（付記７）コア層と、
前記コア層を覆うクラッド層と、
前記クラッド層上に形成された高融点金属酸窒化膜と、
前記コア層の両側に形成された半導体領域と、
前記半導体領域と、前記半導体領域の半導体と金属との化合物を介して電気的に接続された電極と
を含むことを特徴とする光半導体装置。

【0058】

（付記８）前記クラッド層は、その前記コア層の直上における前記金属の原子の濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値であることを特徴とする付記７に記載の光半導体装置。

【0059】

（付記９）前記高融点金属酸窒化膜の高融点金属は、Ｔｉ，Ｈｆ，Ｔａ，Ｍｏ，Ｗから選ばれた１種であることを特徴とする付記７又は８に記載の光半導体装置。

【0060】

（付記１０）前記クラッド層は、７００ｎｍ〜１０００ｎｍの範囲内の厚みに形成されていることを特徴とする付記７〜９のいずれか１項に記載の光半導体装置。

【0061】

（付記１１）コア層と、
前記コア層を覆うクラッド層と、
前記コア層の両側に形成された半導体領域と、
前記半導体領域と、前記半導体領域の半導体と金属との化合物を介して電気的に接続された電極と
を含み、
前記クラッド層は、その前記コア層の直上における前記金属の原子の濃度が１．７×１０¹⁸atoms／ｃｍ³よりも低値であることを特徴とする光半導体装置。

【0062】

（付記１２）前記クラッド層上に形成された高融点金属酸窒化膜を更に含むことを特徴とする付記１１に記載の光半導体装置。

【0063】

（付記１３）前記高融点金属酸窒化膜の高融点金属は、Ｔｉ，Ｈｆ，Ｔａ，Ｍｏ，Ｗから選ばれた１種であることを特徴とする付記１１又は１２に記載の光半導体装置。

【0064】

（付記１４）前記クラッド層は、７００ｎｍ〜１０００ｎｍの範囲内の厚みに形成されていることを特徴とする付記１１〜１３のいずれか１項に記載の光半導体装置。

【符号の説明】

【0065】

１ ＳＯＩ基板
１ａ Ｓｉ基板
１ｂ ＳｉＯ₂層
１ｃ Ｓｉ層
１Ａ コア層
２ キャップ層
３ サイドウォール
４ Ｐ型半導体領域
５ Ｎ型半導体領域
６ クラッド層
６ａ，７ａ，１１ａ，１２ａ，１３ａ，１６ａ，２１ａ 開口
７ ＴｉＯＮ膜
８ コンタクト孔
９ コンタクト電極
１０ 光導波路
１１，１２，１３，１６ レジストマスク
１４ Ｎｉ膜
１５ Ｎｉシリサイド
２１ ＴｉＮ膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】