特開 2015-184313 表示駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-184313(P2015-184313A)

(43)【公開日】2015年10月22日

(54)【発明の名称】表示駆動回路

(51)【国際特許分類】

   G09G 3/36 20060101AFI20150925BHJP

   G09G 3/20 20060101ALI20150925BHJP

【ＦＩ】

   G09G3/36

   G09G3/20 612K

   G09G3/20 621A

   G09G3/20 622G

   G09G3/20 631V

   G09G3/20 612T

   G09G3/20 642A

   G09G3/20 691D

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

【全頁数】21

(21)【出願番号】特願2014-57976(P2014-57976)

(22)【出願日】2014年3月20日

(71)【出願人】

【識別番号】308017571

【氏名又は名称】シナプティクス・ディスプレイ・デバイス合同会社

(74)【代理人】

【識別番号】100089071

【弁理士】

【氏名又は名称】玉村 静世

(72)【発明者】

【氏名】岡村 和浩

【テーマコード（参考）】

5C006

5C080

【Ｆターム（参考）】

5C006AA16

5C006AC25

5C006AF13

5C006AF52

5C006AF68

5C006AF72

5C006AF73

5C006BB16

5C006BC03

5C006BC12

5C006BC20

5C006BF01

5C006BF02

5C006BF03

5C006BF24

5C006BF25

5C006EC02

5C006FA22

5C006FA36

5C080AA06

5C080AA10

5C080BB05

5C080DD05

5C080FF11

5C080GG01

5C080JJ02

5C080JJ04

(57)【要約】

【課題】１フレームの途中で表示駆動を中断する間欠動作を行う表示装置において、中断から再開した最初の走査線において輝度が低下することによる画質の劣化を抑える。
【解決手段】ゲート電極を走査するゲート駆動回路を有する表示パネルに接続される表示駆動回路であって、表示パネルのソース電極を駆動するソースドライバと、前記ゲート駆動回路にクロック信号を供給するゲート制御ドライバとを備える。表示駆動回路は、ソース電極を駆動する表示期間と駆動を中止する中断期間とを交互に有する間欠動作を行う。ゲート制御ドライバは、中断期間後の表示期間の開始時において、前記ゲート駆動回路に供給するクロック信号のパルス幅を拡げるか、または、表示期間の開始前にクロック信号を予備的に供給する。
【選択図】図４

【特許請求の範囲】

【請求項1】

複数のソース電極と複数のゲート電極と前記複数のゲート電極を走査するゲート駆動回路を有する表示パネルに接続される表示駆動回路であって、
前記複数のソース電極を駆動するソースドライバと、前記ゲート駆動回路にクロック信号を供給するゲート制御ドライバとを備え、
前記複数のソース電極を駆動する表示駆動期間と駆動を中止する中断期間とを交互に有し、
前記ゲート制御ドライバは、前記中断期間後の表示駆動期間の開始時において、前記クロック信号のパルス幅を拡げるゲートパルス変更期間を有する、表示駆動回路。

【請求項2】

請求項１において、前記ゲート制御ドライバは、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を拡大する、表示駆動回路。

【請求項3】

請求項２において、第１レジスタをさらに備え、前記ゲート制御ドライバは、前記中断期間が終了した時から前記第１レジスタに設定されるパラメータに基づいて規定される期間を、前記ゲートパルス変更期間として動作する、表示駆動回路。

【請求項4】

請求項２において、第１レジスタと第２レジスタをさらに備え、
前記ゲート制御ドライバは、前記第１レジスタと前記第２レジスタにそれぞれ設定されるパラメータに基づいて規定される期間の合計を、前記ゲートパルス変更期間として動作し、
前記第１レジスタに設定されるパラメータは、前記中断期間が終了した時から前記ゲートパルス変更期間が終了するまでの期間を規定し、
前記第２レジスタに設定されるパラメータは、前記ゲートパルス変更期間が開始してから前記中断期間が終了するまでの期間を規定する、表示駆動回路。

【請求項5】

請求項２において、第３レジスタをさらに備え、前記ゲート制御ドライバは、前記第３レジスタに設定されるパラメータに基づいて、前記ゲートパルス変更期間に出力する前記クロック信号のパルス幅と振幅の一方又は両方を変更する、表示駆動回路。

【請求項6】

請求項５において、第４レジスタをさらに備え、前記ゲート制御ドライバは、前記ゲートパルス変更期間のうちの一部の期間には、出力する前記クロック信号のパルス幅と振幅の一方又は両方を前記第３レジスタに設定されるパラメータに基づいて変更し、前記ゲートパルス変更期間のうちの他の一部の期間には、出力する前記クロック信号のパルス幅と振幅の一方又は両方を前記第４レジスタに設定されるパラメータに基づいて変更する、表示駆動回路。

【請求項7】

複数のソース電極と複数のゲート電極と前記複数のゲート電極を走査するゲート駆動回路を有する表示パネルに接続される表示駆動回路であって、
前記複数のソース電極を駆動するソースドライバと、前記ゲート駆動回路にクロック信号を供給するゲート制御ドライバとを備え、
前記複数のソース電極を駆動する表示駆動期間と駆動を中止する中断期間とを交互に有し、
前記ゲート制御ドライバは、中断期間の終了前から前記中断期間に続く表示駆動期間の開始までの期間に、前記クロック信号を出力する、ゲートパルス変更期間を有する、表示駆動回路。

【請求項8】

請求項７において、前記ゲート制御ドライバは、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を拡大する、表示駆動回路。

【請求項9】

請求項８において、前記ゲート制御ドライバは、中断期間の終了前から前記中断期間に続く表示駆動期間の開始までの期間に加え、前記表示駆動期間の開始後の一定期間を、前記ゲートパルス変更期間とし、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を拡大する、表示駆動回路。

【請求項10】

請求項９において、第１レジスタと第２レジスタをさらに備え、
前記ゲート制御ドライバは、前記第１レジスタと前記第２レジスタにそれぞれ設定されるパラメータに基づいて規定される期間の合計を、前記ゲートパルス変更期間として動作し、
前記第１レジスタに設定されるパラメータは、前記中断期間が終了した時から前記ゲートパルス変更期間が終了するまでの期間を規定し、
前記第２レジスタに設定されるパラメータは、前記ゲートパルス変更期間が開始してから前記中断期間が終了するまでの期間を規定する、表示駆動回路。

【請求項11】

請求項８において、第３レジスタをさらに備え、前記ゲート制御ドライバは、前記第３レジスタに設定されるパラメータに基づいて、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を変更する、表示駆動回路。

【請求項12】

請求項１１において、第４レジスタをさらに備え、前記ゲート制御ドライバは、前記ゲートパルス変更期間のうちの一部の期間には、出力する前記クロック信号の振幅を前記第３レジスタに設定されるパラメータに基づいて変更し、前記ゲートパルス変更期間のうちの他の一部の期間には、出力する前記クロック信号の振幅を前記第４レジスタに設定されるパラメータに基づいて変更する、表示駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示駆動回路に関し、特に、表示駆動のための走査を一時中断し、再開する表示駆動回路に好適に利用できるものである。

【背景技術】

【0002】

従来は表示パネルとタッチパネルが独立したオンセル方式が主流であったが、近年、特にモバイル用パネルモジュールにおいて、より薄型化が可能な、表示パネルとタッチパネルを一体化したインセル方式が普及しつつある。タッチセンサを備えた表示パネルには、表示ドライバとタッチパネルコントローラが接続され、ホストプロセッサから入力される画像データを表示し、タッチされた位置を検出してホストプロセッサへ出力する。タッチ検出動作のためにタッチパネルに信号を印加するときに、同時に表示駆動が行われていると、タッチ検出のために印加した信号が表示のための信号に混入して、画質の低下を招く恐れがある。そのため、タッチ検出を行う期間は、表示駆動を一時停止する、時分割動作が提案されている。

【0003】

特許文献１には、中断と再開を繰り返すことにより間欠的な線順次走査を行う表示装置において、画質の低下を抑える技術が開示されている。同文献に開示される表示装置は、表示部と走査部を備え、走査部は走査線終端側の遷移時間が互いに等しくなるように、各走査信号を生成するとされる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１３−１９０７１９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。

【0006】

特許文献１に開示される表示装置の走査部は、ダイナミック回路で構成されるシフトレジスタを含む。走査部の間欠動作に伴う中断の期間に、シフトレジスタを構成する転送回路の内部ノードの電位がリークにより低下する。特許文献１の第１の実施形態には、上記のような内部ノードの電位の低下が発生する転送回路を、走査線を駆動する他の転送回路５０とは別に、走査線を駆動しない転送回路６０として設けることによって解決する技術が開示されている。さらに同文献の第２の実施形態には、上記のように走査線を駆動しない特別な転送回路６０を設ける代わりに、中断期間からの再開のときにクロック信号の最初のパルスの振幅を大きくすることによって解決する技術が開示されている（第０１４１段落〜第０１５０段落）。

【0007】

本発明者が検討した結果、特許文献１の第１の実施形態に記載される技術は、走査線を駆動しない転送回路（同文献では転送回路６０）をシフトレジスタの途中に挿入する必要があり、且つ、その箇所でのみ間欠動作の中断が許されるので、設計の自由度に乏しいという問題がある。一方同文献の第２の実施形態に記載される技術は、間欠動作における中断期間についての設計の自由度の問題はないが、振幅の大きなクロックパルスを印加するため、その振幅がシフトレジスタを構成するトランジスタの耐圧によって制限されるという問題がある。特に、同文献の図９、図１０等に記載されるように、転送回路ではブートストラップ動作による電圧の昇圧を行っているため、昇圧されたノードに接続される素子で、耐圧の問題が発生する可能性が高い。特に、図９に示された転送回路では、リークによって低下した電圧と再開後のクロックパルスの振幅とを加算するブートストラップ動作が行われるため、ブートストラップ動作後の昇圧電圧が、リークによってどの程度電圧が低下するかにも依存することとなる。リークによる電圧の低下は、製造ばらつきのみならず動作条件によっても大きく変動するため、ブートストラップ動作後の昇圧電圧が素子耐圧を超えないように設計するためには、十分な余裕を持たせる必要があることがわかった。また、十分な余裕を持って設計した場合に、ブートストラップ動作後の昇圧電圧が十分に高くすることができず、画質の劣化を十分に抑えられない恐れがあることがわかった。

【0008】

本発明の目的は、１フレームの途中で表示駆動を中断する間欠動作を行う表示装置において、中断から再開した最初の走査線において輝度が低下することによる画質の劣化を抑えることである。

【0009】

このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

【0010】

一実施の形態によれば、下記の通りである。

【0011】

すなわち、ゲート電極を走査するゲート駆動回路を有する表示パネルに接続される表示駆動回路であって、表示パネルのソース電極を駆動するソースドライバと、前記ゲート駆動回路にクロック信号を供給するゲート制御ドライバとを備える。表示駆動回路は、ソース電極を駆動する表示駆動期間と駆動を中止する中断期間とを交互に有する間欠動作を行う。ゲート制御ドライバは、中断期間後の表示駆動期間の開始時において、前記ゲート駆動回路に供給するクロック信号のパルス幅を拡げるか、または、表示駆動期間の開始前にクロック信号を予備的に供給する。

【発明の効果】

【0012】

前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。

【0013】

すなわち、１フレームの途中で表示駆動を中断する間欠動作を行う表示装置において、中断から再開した最初の走査線において輝度が低下することによる画質の劣化を抑えることができる。

【図面の簡単な説明】

【0014】

【図1】図１は、本発明のタッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）の一構成例を示すブロック図である。

【図2】図２は、表示パネルの電極構成を例示する平面図である。

【図3】図３は、タッチパネルの電極構成を例示する平面図である。

【図4】図４は、本発明のゲート制御ドライバの構成例を表すブロック図である。

【図5】図５は、ゲート制御ドライバの第１の動作例を表すタイミングチャートである。

【図6】図６は、ゲート制御ドライバの第２の動作例を表すタイミングチャートである。

【図7】図７は、ゲート制御ドライバの第３の動作例を表すタイミングチャートである。

【図8】図８は、ゲート制御ドライバの第４の動作例を表すタイミングチャートである。

【図9】図９は、ゲート制御ドライバの第５の動作例を表すタイミングチャートである。

【図10】図１０は、実施形態２のゲート制御ドライバの構成例を表すブロック図である。

【図11】図１１は、実施形態２のゲート制御ドライバの動作例を表すタイミングチャートである。

【発明を実施するための形態】

【0015】

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

【0016】

〔１〕＜パルス幅を拡大＞
本願において開示される代表的な実施の形態は、複数のソース電極（Ｓ１〜Ｓｎ）と複数のゲート電極（Ｇ１〜Ｇｍ）と前記複数のゲート電極を走査するゲート駆動回路（８０）を有する表示パネル（２）に接続される表示駆動回路（２０）であって、以下のように構成される。

【0017】

表示駆動回路（２０）は、前記複数のソース電極（Ｓ１〜Ｓｎ）を駆動するソースドライバ（２１）と、前記ゲート駆動回路にクロック信号を供給するゲート制御ドライバ（２５）とを備える。前記複数のソース電極を駆動する表示駆動期間と駆動を中止する中断期間とを交互に有し、前記ゲート制御ドライバは、前記中断期間後の表示駆動期間の開始時において、前記クロック信号のパルス幅を拡げるゲートパルス変更期間を有する。

【0018】

これにより、１フレームの途中で表示駆動を中断する間欠動作を行う表示装置において、中断から再開した最初の走査線において輝度が低下することによる画質の劣化を抑えることができる。特に、表示パネル（２）側のゲート駆動回路（８０）には、特別の制御回路を追加する必要がない。

【0019】

〔２〕＜パルス幅＋振幅を拡大＞
項１において、前記ゲート制御ドライバは、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を拡大する。

【0020】

これにより、さらに効果的に画質の劣化を抑えることができる。

【0021】

〔３〕＜ゲートパルス変更期間を指定するパラメータがセットされるレジスタ＞
項２において、前記表示駆動回路は第１レジスタをさらに備え、前記ゲート制御ドライバは、前記中断期間が終了した時から前記第１レジスタに設定されるパラメータに基づいて規定される期間を、前記ゲートパルス変更期間として動作する。

【0022】

これにより、ゲートパルス変更期間を適宜調整することができる。

【0023】

〔４〕＜中断期間に予備的に追加されるゲートパルス変更期間＞
項２において、前記表示駆動回路は第１レジスタと第２レジスタをさらに備え、前記ゲート制御ドライバは、前記第１レジスタと前記第２レジスタにそれぞれ設定されるパラメータに基づいて規定される期間の合計を、前記ゲートパルス変更期間として動作する。前記第１レジスタに設定されるパラメータは、前記中断期間が終了した時から前記ゲートパルス変更期間が終了するまでの期間を規定し、前記第２レジスタに設定されるパラメータは、前記ゲートパルス変更期間が開始してから前記中断期間が終了するまでの期間を規定する。

【0024】

これにより、ゲートパルス変更期間を中断期間の終了前から予備的に開始し、その期間を第２レジスタによって適宜調整することができる。

【0025】

〔５〕＜パルス幅と振幅を指定するパラメータがセットされるレジスタ＞
項２において、前記表示駆動回路は第３レジスタをさらに備え、前記ゲート制御ドライバは、前記第３レジスタに設定されるパラメータに基づいて、前記ゲートパルス変更期間に出力する前記クロック信号のパルス幅と振幅の一方又は両方を変更する。

【0026】

これにより、ゲートパルス変更期間におけるクロック信号のパルス幅と振幅を適宜調整することができる。

【0027】

〔６〕＜パルス幅と振幅を指定するパラメータがセットされるレジスタ＞
項５において、前記表示駆動回路は第４レジスタをさらに備える。前記ゲート制御ドライバは、前記ゲートパルス変更期間のうちの一部の期間には、出力する前記クロック信号のパルス幅と振幅の一方又は両方を、前記第３レジスタに設定されるパラメータに基づいて変更する。前記ゲートパルス変更期間のうちの他の一部の期間には、出力する前記クロック信号のパルス幅と振幅の一方又は両方を、前記第４レジスタに設定されるパラメータに基づいて変更する。

【0028】

これにより、ゲートパルス変更期間におけるクロック信号のパルス幅と振幅を時間に伴って徐々に調整することができる。

【0029】

〔７〕＜表示駆動期間再開前の準備期間＞
本願において開示される代表的な実施の形態は、複数のソース電極（Ｓ１〜Ｓｎ）と複数のゲート電極（Ｇ１〜Ｇｍ）と前記複数のゲート電極を走査するゲート駆動回路（８０）を有する表示パネル（２）に接続される表示駆動回路（２０）であって、以下のように構成される。

【0030】

表示駆動回路（２０）は、前記複数のソース電極（Ｓ１〜Ｓｎ）を駆動するソースドライバ（２１）と、前記ゲート駆動回路にクロック信号を供給するゲート制御ドライバ（２５）とを備える。前記複数のソース電極を駆動する表示駆動期間と駆動を中止する中断期間とを交互に有し、前記ゲート制御ドライバは、中断期間の終了前から前記中断期間に続く表示駆動期間の開始までの期間に、前記クロック信号を出力する、ゲートパルス変更期間を有する。

【0031】

これにより、１フレームの途中で表示駆動を中断する間欠動作を行う表示装置において、中断から再開した最初の走査線において輝度が低下することによる画質の劣化を抑えることができる。

【0032】

〔８〕＜クロック振幅を拡大＞
項７において、前記ゲート制御ドライバは、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を拡大する。

【0033】

これにより、さらに効果的に画質の劣化を抑えることができる。

【0034】

〔９〕＜表示駆動期間再開前の準備期間から再開後の一定期間にクロック振幅を拡大＞
項８において、前記ゲート制御ドライバは、中断期間の終了前から前記中断期間に続く表示駆動期間の開始までの期間に加え、前記表示駆動期間の開始後の一定期間を、前記ゲートパルス変更期間とし、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を拡大する。

【0035】

これにより、さらに効果的に画質の劣化を抑えることができる。

【0036】

〔１０〕＜中断期間に予備的に追加されるゲートパルス変更期間＞
項９において、前記表示駆動回路は第１レジスタと第２レジスタをさらに備え、前記ゲート制御ドライバは、前記第１レジスタと前記第２レジスタにそれぞれ設定されるパラメータに基づいて規定される期間の合計を、前記ゲートパルス変更期間として動作する。前記第１レジスタに設定されるパラメータは、前記中断期間が終了した時から前記ゲートパルス変更期間が終了するまでの期間を規定し、前記第２レジスタに設定されるパラメータは、前記ゲートパルス変更期間が開始してから前記中断期間が終了するまでの期間を規定する。

【0037】

これにより、ゲートパルス変更期間を中断期間の終了前から予備的に開始し、その期間を第２レジスタによって適宜調整することができる。

【0038】

〔１１〕＜振幅を指定するパラメータがセットされるレジスタ＞
項８において、前記表示駆動回路は第３レジスタをさらに備え、前記ゲート制御ドライバは、前記第３レジスタに設定されるパラメータに基づいて、前記ゲートパルス変更期間に出力する前記クロック信号の振幅を変更する。

【0039】

これにより、ゲートパルス変更期間におけるクロック信号の振幅を適宜調整することができる。

【0040】

〔１２〕＜パルス幅と振幅を指定するパラメータがセットされるレジスタ＞
項１１において、前記表示駆動回路は第４レジスタをさらに備える。前記ゲート制御ドライバは、前記ゲートパルス変更期間のうちの一部の期間には、出力する前記クロック信号の振幅を、前記第３レジスタに設定されるパラメータに基づいて変更する。前記ゲートパルス変更期間のうちの他の一部の期間には、出力する前記クロック信号の振幅を、前記第４レジスタに設定されるパラメータに基づいて変更する。

【0041】

これにより、ゲートパルス変更期間におけるクロック信号の振幅を時間に伴って徐々に調整することができる。

【0042】

２．実施の形態の詳細
実施の形態について更に詳述する。

【0043】

〔実施形態１〕
図１は、本発明のタッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）の一構成例を示すブロック図である。図２は、表示パネルの電極構成を例示する平面図であり、図３は、タッチパネルの電極構成を例示する平面図である。

【0044】

タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１は、タッチパネルコントローラ１０と表示ドライバ２０とＭＣＵ３０を含んで構成され、表示パネル２とタッチパネル３からなる複合パネル４、及び、ホストプロセッサ５と、それぞれ接続されることができる。タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１は、特に制限されないが、例えば、公知のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）半導体製造技術を用いて、シリコンなどの単一半導体基板上に形成される。タッチパネルコントローラ１０と表示ドライバ２０とＭＣＵ３０が、それぞれ別チップのＩＣで構成されてもよい。さらに、表示ドライバ２０が１チップのＩＣではなく、複数のソースドライバチップとゲート制御ドライバチップなどの複数のＩＣに分けて構成されても良い。

【0045】

図２には表示パネル２の構成が例示される。表示パネル２は横方向に形成された走査電極としてのゲート配線Ｇ１〜Ｇｍと縦方向に形成された信号電極としてのソース配線Ｓ１〜Ｓｎとが配置され、その交点部分には選択端子が対応する走査電極に接続され、入力端子が対応する信号電極に接続された多数の表示セルが配置される。表示セルは、図中に破線で囲まれる領域に例示されるように、ゲート配線にゲート端子がソース配線にソース端子が接続されるトランスファゲートＴｒと、トランスファゲートＴｒのドレイン端子と共通電圧Ｖｃｏｍの間に形成された画素容量Ｃによって構成される。トランスファゲートＴｒの構造は対称であり、上述のドレイン端子とソース端子の関係は逆でもよい。走査電極であるゲート配線Ｇ１〜Ｇｍは、表示パネル２の両側に形成されたゲート駆動回路８０＿１と８０＿２によって順次走査される。ゲート駆動回路８０＿１と８０＿２は、それぞれ、シフトレジスタ８１＿１と８１＿２と各ゲート配線Ｇ１〜Ｇｍを駆動するためのアンプ８２＿１〜８２＿ｍを含んで構成される。ゲート駆動回路８０＿１と８０＿２を構成する回路素子は、例えば表示パネル２のガラス基板上に形成された薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を使って構成される。このとき、ゲート駆動回路８０＿１と８０＿２はゲートインパネル（ＧＩＰ：Gate In Panel）と呼ばれる。ゲート駆動回路８０＿１と８０＿２を制御するための信号Ｇｃｔｌは、タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１内の表示ドライバ２０から供給される。信号電極としてのソース配線Ｓ１〜Ｓｎには、タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１内の表示ドライバ２０から、直接またはデマルチプレクサ８３を介して、表示されるべき輝度に対応する電圧レベルの信号が印加され、走査電極によって選択されたラインの画素容量Ｃが並列に充電される。画素容量Ｃに保持される電荷によって形成される電界の大きさにより、液晶の偏光の大きさが決まり、光の透過量即ちその画素の輝度が決まる。画素容量Ｃは次のフレームで同じラインが選択され新たな表示レベルが充電されるまで、電荷を保持して同じ輝度を表示する。画素容量Ｃに表示レベルに対応する電荷を転送するために、走査電極と信号電極を上述のように駆動することを、表示駆動と称し、表示駆動期間（略して表示期間と言う場合も含む）は、表示駆動が行われる期間を意味する。表示パネル２の構成は、図示された例に制限されず任意である。例えば、ゲート駆動回路を備える代わりに、ゲート配線Ｇ１〜Ｇｍがタッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１内の表示ドライバ２０によって直接駆動される構成とすることもできる。

【0046】

図３にはタッチパネル３の電極構成が例示される。タッチパネル３はマルチタッチ検出を可能にする相互容量方式のタッチパネルであって、横方向に形成された多数の駆動電極（Ｙ電極）Ｙ１〜ＹＭ（Ｙ電極Ｙｍとも記す）と、縦方向に形成された多数の検出電極（Ｘ電極）Ｘ１〜ＸＮ（Ｘ電極Ｘｎとも記す）とが相互に電気的に絶縁されて構成される。Ｘ電極とＹ電極の交差部には各電極の容量電極を介して交点容量が形成される。交点容量に指などの物体が近接すると、当該物体を容量電極とする浮遊容量が前記交点容量に加わることになる。Ｙ電極Ｙ１〜ＹＭは、例えばその配列順に、タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１内のタッチパネルコントローラ１０から、タッチ検出駆動信号ＴＯＵＴｘが印加されて駆動される。これに伴って検出電極であるＸ電極Ｘ１〜ＸＮから順次得られる信号に基づいて、各交差部における容量成分の変動に応じた検出データを得る。マイクロプロセッサ（ＭＰＵ）３０はタッチパネル３の駆動を制御し、タッチパネルコントローラ１０が取得した検出データから、タッチの状態や座標を検出する処理を行う。例えば、検出データに対してディジタルフィルタ演算を行い、これによってノイズが除去されたデータに基づいて容量変動が生じた交差部の位置座標を演算する。要するに、交差部のどの位置で浮遊容量が変化したか、即ち、交差部のどの位置で指が近接したか（タッチされたか、接触イベントが発生したか）を示すために、接触イベントが発生したときの位置座標を演算する。タッチパネル３は透過性（透光性）の電極や誘電体膜を用いて構成され、例えば表示パネル２の表示面に重ねて配置される。図３には、電極形状が菱形のタッチパネル３が示されるが、電極形状は格子型等他の形状でもよい。

【0047】

図１についての説明に戻る。タッチパネル３と表示パネル２は重ね合せて実装されて複合パネル４とされる。表示・タッチパネルである複合パネル４は、例えば表示パネル２に表示されるアイコンに対応する座標が、タッチ操作されたことを、積層されるタッチパネルで検出するなどの、連携した動作に適する。表示・タッチパネルである複合パネル４の積層方法は、一体として実装されるインセル方式でも良いし、タッチパネル３と上面に設置されるカバーガラスとが一体化された、オンセル方式のカバーガラス一体構成であってもよい。また、図１において、表示のためにゲート配線を制御するための信号や表示データ信号、タッチ検出のために駆動電極を駆動するための信号や検出信号は、幅のある矢印で示され、ＩＣ内の各回路動作を制御するための主な制御信号やタイミング信号は、実線の矢印で示され、電源供給配線は図示が省略されている。また、図では信号線のバス表示は省略されているが、各信号線は１本または複数本のアナログまたはディジタル信号配線によって構成される。

【0048】

ホストプロセッサ５は表示データを生成し、表示ドライバ２０はホストプロセッサ５から受け取った表示データを表示パネル２に表示するための表示制御を行う。ホストプロセッサ５は、接触イベントが発生したときの位置座標のデータをＭＰＵ３０から取得し、表示パネル２における位置座標のデータと表示ドライバ２０に与えて表示させた表示画面との関係から、タッチパネル３の操作による入力を解析する。特に制限されないが、ホストプロセッサ５には夫々図示を省略する、通信制御ユニット、画像処理ユニット、音声処理ユニット、及びその他アクセラレータなどが内蔵され或いは接続されることによって、例えば携帯端末が構成される。

【0049】

タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１内のタッチパネルコントローラ１０は、タッチ検出信号駆動回路（Ｔｘドライバ）１１と、タッチ検出信号検出回路（Ｒｘレシーバ）１２と、タッチ検出制御部１３と、Ａ／Ｄ変換器（ＡＤＣ）１４と、メモリ１５とを含んで構成される。タッチ検出信号駆動回路（Ｔｘドライバ）１１は、駆動電極であるＹ電極Ｙ１〜ＹＭを、例えばその配列順に、タッチ検出駆動信号ＴＯＵＴｘを印加して駆動する。これに伴って検出電極であるＸ電極Ｘ１〜ＸＮから順次得られる信号ＲＩＮｘは、Ｒｘレシーバ１２で検出・増幅され、ＡＤＣ１４でディジタル値に変換され、メモリ１５に書き込まれる。検出されたディジタル値は、タッチ検出制御部１３を介してＭＰＵ３０に読み出され、ＭＰＵ３０は、タッチパネルコントローラ１０が取得した検出データから、タッチの状態や座標を検出する処理を行う。

【0050】

タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１内の表示ドライバ２０は、システムインターフェース２７と、表示インターフェース２８と、表示制御部２６と、ゲート制御ドライバ２５と、メモリ２４と、データラッチ回路２３と、階調電圧選択回路２２と、ソースドライバ２１と、電源回路２９とを含んで構成される。表示ドライバ２０は、システムインターフェース２７を介してシステムバスによりホストプロセッサ５と接続され、制御コマンドを受信し、ＭＰＵ３０が検出したタッチ位置や状態を始めとするデータを送信し、その他ＩＣ内の各種パラメータを送受信する。表示ドライバ２０は、表示インターフェース２８を介して、例えば表示デバイスの標準的な通信インターフェースの１つである、ＭＩＰＩ−ＤＳＩ（Mobile Industry Processor Interface Display Serial Interface）に準拠するインターフェースにより、ホストプロセッサ５と接続され、表示パネル２に表示すべき画像データを高速に受信し、垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）などのタイミング情報も合わせて受信する。

【0051】

表示制御部２６は、ホストプロセッサ５から受信した制御コマンドやパラメータを保持するコマンドレジスタ（不図示）とパラメータレジスタ（不図示）を備え、それに基づいて、各回路の動作を制御する。また、ＭＰＵ３０やタッチパネルコントローラ１０に、ホストプロセッサ５から受信した制御コマンドやパラメータを転送し、ＭＰＵ３０からタッチ位置や状態などのデータをホストプロセッサ５に送信するための中継を行う。

【0052】

表示制御部２６は、表示インターフェース２８が受信する、垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）などのタイミング情報に基づいて、ゲート制御ドライバ２５を制御し、表示パネル２のゲート駆動回路８０＿１〜８０＿２へ供給する制御信号Ｇｃｔｌを出力させる。ゲート駆動回路８０＿１と８０＿２を制御するための信号Ｇｃｔｌは、例えばシフトレジスタ８１＿１と８１＿２のシフト動作のためのクロックＧ＿ＣＬＫ、初段に入力される開始フラグＧ＿ＳＴ、その他、シフトの方向を規定するＧ＿ＵＰ／Ｇ＿ＤＮ、シフト動作を一時停止させるＧ＿ＥＮ（イネーブル）などの各信号で構成される。

【0053】

表示制御部２６は、表示インターフェース２８が受信する画像データを、メモリ２４に書き込む。メモリ２４はＳＲＡＭ（Static Random Access Memory）であり、フレームメモリとして機能する。メモリ２４から１ライン分の画像データがデータラッチ２３に読み出される。階調電圧選択回路２２は、データラッチ２３からディジタル値で供給される１ライン分の画像データを、並列に、対応するアナログの階調電圧に変換してソースドライバ２１に供給する。階調電圧選択回路２２は、図示が省略されている階調電圧生成回路によって生成されて供給される多階調のアナログ階調電圧から、ディジタル値の画像データに対応する１つのアナログ階調電圧を選択して出力し、または複数の階調電圧から新たに中間の階調電圧を生成して、ソースドライバ２１に供給する。ソースドライバ２１は、入力された階調電圧を電流増幅して、表示ドライバ２の信号電極（ソース配線）Ｓ１〜Ｓｎを駆動する。

【0054】

電源回路２９は、昇圧回路、降圧回路、安定化回路（レギュレータ）などを含んで構成され、外部から供給される電源から、タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１内の各回路で使用される内部電源を生成する。

【0055】

上述の表示ドライバ２０は、フレームメモリ２４を内蔵する構成例について説明したが、フレームメモリを内蔵しない構成も採用し得る。フレームメモリ２４を内蔵する構成例では、表示する画像が静止画の場合に、１フレームの静止画をフレームメモリ２４に保持し、繰り返し読み出して表示することにより、静止画が表示される期間のホストプロセッサ５からの画像データの転送を省略することができる。一方、フレームメモリを内蔵しない構成ではチップ面積が小さくて済み、コストが低減される。

【0056】

表示駆動とタッチセンスの時分割動作について説明する。

【0057】

表示ドライバ２０とタッチパネルコントローラ１０は、１フレーム期間を表示駆動期間とタッチセンス期間に分けて、時分割動作を行う。例えば１フレームを４分割して４回の表示駆動期間を設け、各表示駆動期間の間に、タッチセンス期間を設ける。４回の表示駆動期間には、ゲート配線Ｇ１〜Ｇｍ／４、Ｇｍ／４＋１〜Ｇｍ／２、Ｇｍ／２＋１〜Ｇ３ｍ／４、Ｇ３ｍ／４＋１〜Ｇｍがそれぞれ駆動され、ソースドライバ２１がソース配線Ｓ１〜Ｓｎを駆動する。その表示駆動期間には、タッチパネルコントローラ１０は、タッチ検出信号駆動回路（Ｔｘドライバ）１１からのタッチ検出駆動信号ＴＯＵＴｘの出力と、タッチ検出信号検出回路（Ｒｘレシーバ）１２の検出動作を停止する。タッチセンス期間には、タッチパネルコントローラ１０は、タッチ検出信号駆動回路（Ｔｘドライバ）１１からタッチ検出駆動信号ＴＯＵＴｘを出力し、タッチ検出信号検出回路（Ｒｘレシーバ）１２の検出動作を行うのに対し、表示ドライバ２０は、ゲート配線とソース配線の駆動を停止する。

【0058】

上述の例に倣って、第１の表示駆動期間にゲート配線Ｇ１〜Ｇｍ／４が駆動され、タッチセンス期間（表示駆動が中断される中断期間）を経た後の第２の表示駆動期間にゲート配線Ｇｍ／４＋１〜Ｇｍ／２が駆動される場合について検討する。前述の特許文献１には、中断後、再開された表示期間の最初のゲート配線を駆動する波形が鈍るおそれがあることが指摘されている（同文献の図１７、第１０３段落など）。このような現象は、ゲート駆動回路８０がダイナミック回路であり、内部の容量に蓄積された電荷が中断期間にリークによって減るために発生する。ゲート駆動回路８０が表示パネル２上にＴＦＴで形成され、特にコストを抑えるためにＣＭＯＳではなく一方の導電型のＭＯＳのみを用いて構成された場合にはより顕著である。同文献に記載されるシフトレジスタ回路（同文献の図９参照）は、中断期間に電荷を保持する容量Ｃ２を有し、その容量Ｃ２はクロックＣＫ１が入力されることにより、高電位にブートストラップされる。ブートストラップされた電位は出力ドライバであるトランジスタＮ６のゲート端子を駆動する。このとき、容量Ｃ２に保持される電荷が中断期間にリークにより減少することを課題として、第２の実施例では再開後最初のクロックＣＫ１の振幅を大きくする、解決方法が示されている（図３２と第０１４１段落〜第０１４３段落）。この解決方法によれば、ブートストラップによってトランジスタＮ６のゲート端子を駆動する電圧をより高くすることができ、容量Ｃ２からリークによって減少した電圧の減少分を相殺することができるとされる。しかしながら、容量Ｃ２の容量値の製造ばらつきはもとより、リークの大きさの製造ばらつきは極めて大きく、さらには、リークの大きさは使用される温度などの環境によっても大きく変動するので、印加するクロックの電圧をどの程度に設定すべきか、正確に設計することは極めて困難である。さらに、このとき、リークが小さく容量Ｃ２の電圧の低下が小さい場合には、ブートストラップによって非常に高い電圧がトランジスタＮ６のゲート端子に印加されることになるため、ゲート耐圧の問題も考慮する必要がある。このように、ゲート駆動回路８０の構成を、特許文献１に示される回路に限定した場合であっても、上述のような問題があることがわかる。

【0059】

一般に、表示駆動回路２０或いはそれを含むタッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１は、多品種の表示パネル２に接続することができるように、自由度をもって設計される必要がある。このとき、ゲート駆動回路８０の回路構成には、例えばリークによって電圧が低下するものの他、逆に上昇するもの、ブートストラップ動作を利用しないもの、表示とタッチセンスの時分割動作に合わせた表示領域毎にシフトレジスタを備えるものなど、種々の変形例が考えられる。本発明の大きな目的は、上述の通り、１フレームの途中で表示駆動を中断する間欠動作を行う表示装置において、中断から再開した最初の走査線において輝度が低下することによる画質の劣化を抑えることであるが、さらなる目的は、種々の表示パネルされたときに、上記目的を達成することができる、自由度の高い表示駆動回路２０或いはそれを含むタッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１を提供することにある。

【0060】

図４は、本発明のゲート制御ドライバ２５の構成例を表すブロック図である。図４には、タッチパネルコントローラ１０と、ゲート制御ドライバ２５を含む表示駆動回路（表示ドライバ）２０の一部が示される。表示ドライバ２０は、表示パネル２のソース電極（Ｓ１〜Ｓｎ）を駆動するためのソースドライバ２１と階調電圧選択回路２２とデータラッチ２３と、ゲート電極（Ｇ１〜Ｇｍ）を動作させるためのゲート制御ドライバ２５と、それらを制御する表示制御部２６とを含んで構成される。表示制御部２６からは、表示駆動中断制御信号ＨＡＬＴ＿ＤＰが出力され、タッチパネルコントローラ１０とソースドライバ２１等とゲート制御ドライバ２５に供給される。表示駆動中断制御信号ＨＡＬＴ＿ＤＰは、表示駆動とタッチセンスの時分割動作を制御するタイミング制御信号であるため、同じ信号に基づいて同期して制御されていればよく、同様の制御信号がタッチパネルコントローラ１０側で生成されて表示ドライバ２０に供給されても良い。タッチパネルコントローラ１０がタッチ検出動作を行う間、表示ドライバ２０は表示駆動を中断する。

【0061】

ゲート制御ドライバ２５は、表示パネル２内のゲート駆動回路８０を動作させるための制御信号Ｇｃｔｌを供給する。接続され得る表示パネル２の仕様に合わせて、制御信号Ｇｃｔｌは、ゲート駆動回路８０を構成するシフトレジスタのシフト動作のためのクロックＧ＿ＣＬＫ、シフトレジスタの初段に入力される開始フラグＧ＿ＳＴ、その他、シフトの方向を規定するＧ＿ＵＰ／Ｇ＿ＤＮ、シフト動作を一時停止させるＧ＿ＥＮ（イネーブル）などの各信号で構成される。ゲート制御ドライバ２５は、ゲート駆動回路制御信号（Ｇｃｔｌ）生成回路３１と、ゲート駆動回路制御信号（Ｇｃｔｌ）制御回路３２と、パルス幅調整回路３３と、レベルシフト回路（Ｌ／Ｓ）３４と、電源スイッチ３５と３６と備える。

【0062】

ゲート駆動回路制御信号（Ｇｃｔｌ）生成回路３１は、Ｇｃｔｌを構成する各信号の基本的な波形を出力する。例えば、クロックＧ＿ＣＬＫは水平同期信号（Ｈｓｙｎｃ）に同期するクロックで、１相、ノンオーバーラップ２相、４相などの形態から選択される。開始フラグＧ＿ＳＴは、基本的には垂直同期信号（Ｖｓｙｎｃ）に同期するパルスであるが、表示パネル２のシフトレジスタの構成に合わせて変更される。１フレーム全体を順次走査する１個のシフトレジスタの場合は、開始フラグＧ＿ＳＴは垂直同期信号（Ｖｓｙｎｃ）にと同じく、１フレームに１パルスだけ出力される。時分割表示のための表示期間毎に分割して複数のシフトレジスタが設けられている場合には、表示駆動期間が開始される度に１パルスが出力される。シフト動作を一時停止させるＧ＿ＥＮ（イネーブル）を有するシフトレジスタには、表示駆動中断制御信号ＨＡＬＴ＿ＤＰに同期する信号をＧ＿ＥＮ（イネーブル）として出力する。シフトイネーブルを有するシフトレジスタは、Ｇ＿ＥＮ（イネーブル）がディセーブルされているときは、シフトデータが次のステージに転送されずに現ステージにフィードバックされ、ゲート配線への出力は無効化される。

【0063】

パルス幅調整回路３３は、ゲート駆動回路制御信号（Ｇｃｔｌ）制御回路３２による制御に基づいて、Ｇｃｔｌを構成する各信号について、ゲート駆動回路制御信号（Ｇｃｔｌ）生成回路３１から出力される基本的な波形のパルス幅を調整する。例えばクロックＧ＿ＣＬＫがノンオーバーラップ２相の場合、ノンオーバーラップ量を調整する。この他、本発明では、中断期間後の表示駆動期間の開始時において、適宜基本的な波形のパルス幅を調整する。例えばクロックＧ＿ＣＬＫのパルス幅を拡げ、または、開始フラグＧ＿ＳＴのパルス幅を拡げる。

【0064】

レベルシフト回路（Ｌ／Ｓ）３４は、電源スイッチ３５と３６からそれぞれ高電位側と低電位側電源が供給され、パルス幅調整回路３３でパルス幅を調整された後の、Ｇｃｔｌを構成する各信号について、その振幅を調整して出力する。電源スイッチ３５は高電位側電源を、通常のＶＧＨ０とそれよりも高いＶＧＨ１との間で切替え、電源スイッチ３６は低電位側電源を、通常のＶＧＬ０とそれよりも低いＶＧＬ１との間で切替える。本発明では、中断期間後の表示駆動期間の開始時において、Ｇｃｔｌを構成する信号の振幅を適宜調整する。例えばクロックＧ＿ＣＬＫや開始フラグＧ＿ＳＴの振幅を通常のＶＧＬ０からＶＧＨ０までの間から、ＶＧＬ１からＶＧＨ１の間へ拡げて出力する。

【0065】

パルス幅の調整と振幅の拡大について、以下に詳述する。

【0066】

図５は、ゲート制御ドライバ２５の第１の動作例を表すタイミングチャートである。横軸は時間であり表示駆動期間と中断期間と次の表示駆動期間が示され、縦軸方向には上から順に、表示駆動中断制御信号ＨＡＬＴ＿ＤＰ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、ソース線駆動信号Ｓ１〜Ｓｎ、及び、ゲート駆動回路制御信号（Ｇｃｔｌ）の一例としてシフトレジスタのクロックＧ＿ＣＬＫが示される。表示駆動中断制御信号ＨＡＬＴ＿ＤＰと垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃは、振幅を明示せず負論理の論理波形で示される。ソース線駆動信号Ｓ１〜Ｓｎは個々にはアナログ信号であるが、水平同期信号Ｈｓｙｎｃに同期して１ライン毎に変化することが模式的に示される。クロックＧ＿ＣＬＫは、ディジタル波形であるが、振幅も例示される。

【0067】

表示駆動中断制御信号ＨＡＬＴ＿ＤＰは、時刻ｔ１〜ｔ２の期間と時刻ｔ４以降の期間の表示駆動期間にハイであり、時刻ｔ２〜ｔ４の中断期間にロウである。垂直同期信号Ｖｓｙｎｃはフレームの開始である時刻ｔ１にロウパルスを発生した後、図示されない次のフレームまで、ハイを維持される。水平同期信号Ｈｓｙｎｃは、表示駆動期間には、ライン毎にロウパルスを発生し、それに同期してソース線駆動信号Ｓ１〜Ｓｎが出力され、中断期間にはハイに維持されソース線駆動信号Ｓ１〜Ｓｎの出力は停止される。

【0068】

図５についての以上の説明は、本明細書の図６〜９と１１に示される他のタイミングチャートについても同様であるので、それぞれ図についての説明箇所では、同じ説明を省略する。

【0069】

時刻ｔ１〜ｔ２の最初の表示駆動期間には、クロックＧ＿ＣＬＫは、ＶＧＬ０からＶＧＨ０の範囲の通常振幅で出力される。時刻ｔ２に中断期間に入ると出力が停止される。その後、時刻ｔ４から次の表示駆動期間が開始されると、時刻ｔ４からｔ６までのゲートパルス変更期間には、クロックＧ＿ＣＬＫは、パルス幅調整回路３３により、ハイ期間が拡大されて出力される。その後時刻ｔ６以降は、時刻ｔ１〜ｔ２の最初の表示駆動期間と同様に、通常の出力に戻る。ゲートパルス変更期間、即ち、ハイ期間を拡大する期間（図では時刻ｔ４〜ｔ６の期間）は、例えばレジスタによって設定することができる。表示駆動期間の開始時点から水平同期信号Ｈｓｙｎｃをカウントし、レジスタに設定された値と一致した時点でパルス幅の拡大を停止して、通常のパルス幅に戻す。以上は、表示パネル２のゲート駆動回路８０内のシフトレジスタ８１が、クロックＧ＿ＣＬＫのハイ期間に、その長さに応じた電荷量を内部容量に充電するような回路方式である場合に有効である。これに対してＧ＿ＣＬＫのロウ期間の長さに応じて内部の電圧レベルを回復するような回路方式の場合には、Ｇ＿ＣＬＫのロウ幅を拡張するように設定すればよい。ゲート駆動回路制御信号（Ｇ＿ｃｔｌ）制御回路３２内にレジスタを設けることにより、これらの設定ができるような構成とすることができる。

【0070】

図６は、ゲート制御ドライバ２５の第２の動作例を表すタイミングチャートである。

【0071】

時刻ｔ１〜ｔ２の最初の表示駆動期間には、クロックＧ＿ＣＬＫは、ＶＧＬ０からＶＧＨ０の範囲の通常振幅で出力され、時刻ｔ２に中断期間に入ると出力が停止される。その後、時刻ｔ４から次の表示駆動期間が開始されると、時刻ｔ４からｔ６までのゲートパルス変更期間には、クロックＧ＿ＣＬＫは、パルス幅調整回路３３により、ハイ期間が拡大されて出力される。時刻ｔ４からｔ６までのゲートパルス変更期間には、さらに、クロックＧ＿ＣＬＫの振幅は、ＶＧＬ０からＶＧＨ０の範囲の通常振幅からＶＧＬ１からＶＧＨ１の範囲の拡大された振幅に変更される。その後時刻ｔ６以降は、時刻ｔ１〜ｔ２の最初の表示駆動期間と同様に、通常の出力に戻る。ハイ期間を拡大し振幅を拡大するゲートパルス変更期間（時刻ｔ４〜ｔ６）は、例えばレジスタによって設定することができる。図５に示される動作例と比較すると、ゲートパルス変更期間にハイ期間を拡大するだけでなく、振幅も拡大する点が異なる。表示パネル２のゲート駆動回路８０内のシフトレジスタ８１が、クロックＧ＿ＣＬＫのハイ期間に、その長さに加えその振幅に応じた電荷量を内部容量に充電するような回路方式である場合に有効である。これに対してＧ＿ＣＬＫのロウ期間の長さと負極方向の振幅に応じて内部の電圧レベルを回復するような回路方式の場合には、Ｇ＿ＣＬＫのロウ幅を拡張するとともに負極方向の振幅を拡大するように、設定すればよい。ゲート駆動回路制御信号（Ｇ＿ｃｔｌ）制御回路３２内にレジスタを設けることにより、これらの設定ができるような構成とすることができる。

【0072】

図７は、ゲート制御ドライバ２５の第３の動作例を表すタイミングチャートである。

【0073】

時刻ｔ１〜ｔ２の最初の表示駆動期間には、クロックＧ＿ＣＬＫは、ＶＧＬ０からＶＧＨ０の範囲の通常振幅で出力され、時刻ｔ２に中断期間に入ると出力が停止される。その後、上述の第１と第２の動作例よりも早い、即ち次の表示駆動期間の開始よりも早い時刻ｔ３から時刻ｔ５までの期間が、ゲートパルス変更期間となる。時刻ｔ３からｔ５までのゲートパルス変更期間には、クロックＧ＿ＣＬＫの振幅は、ＶＧＬ０からＶＧＨ０の範囲の通常振幅からＶＧＬ１からＶＧＨ１の範囲の拡大された振幅に変更される。その後時刻ｔ５以降は、時刻ｔ１〜ｔ２の最初の表示駆動期間と同様に、通常の出力に戻る。振幅を拡大するゲートパルス変更期間（時刻ｔ３〜ｔ５）は、例えばレジスタによって設定することができる。ゲートパルス変更期間の開始前と開始後の期間をそれぞれ独立に規定することができるように、複数のレジスタを備えることもできる。表示パネル２のゲート駆動回路８０内のシフトレジスタ８１が、クロックＧ＿ＣＬＫの振幅に応じた電荷量を内部容量に充電するような回路方式である場合に有効であり、特に、実際の表示駆動のためのゲート配線の駆動を再開する以前の期間に、シフトレジスタ８１の動作を開始することができるために、ゲート配線の駆動を開始するまでに、シフトレジスタ８１の内部ノードを確実に通常の電圧レベルに戻すことができ、ゲート配線を駆動する電圧を安定させることができる。このとき、シフトレジスタ８１のシフト動作を必要以上に進行させないように、シフトレジスタ８１内にゲート配線を駆動しない転送回路を設け、或いは、イネーブル信号などの制御信号によってシフト動作をディセーブルする。または、表示期間毎に対応するシフトレジスタ８１を設けて、対応するシフトレジスタ８１に対するスタートフラグを供給するタイミングを適正化することによって、実現することができる。

【0074】

図８は、ゲート制御ドライバ２５の第４の動作例を表すタイミングチャートである。

【0075】

時刻ｔ１〜ｔ２の最初の表示駆動期間には、クロックＧ＿ＣＬＫは、ＶＧＬ０からＶＧＨ０の範囲の通常振幅で出力され、時刻ｔ２に中断期間に入ると出力が停止される。その後、上述の第３の動作例と同様に、次の表示駆動期間の開始よりも早い時刻ｔ３から時刻ｔ５までの期間が、ゲートパルス変更期間となる。時刻ｔ３から表示駆動期間が開始される時刻ｔ４までの、ゲートパルス変更期間の前半には、クロックＧ＿ＣＬＫの振幅は、ＶＧＬ０からＶＧＨ０の範囲の通常振幅であり、後半の時刻ｔ４〜ｔ５の期間には、ＶＧＬ１からＶＧＨ１の範囲の拡大された振幅に変更される。その後時刻ｔ５以降は、時刻ｔ１〜ｔ２の最初の表示駆動期間と同様に、通常の出力に戻る。ゲートパルス変更期間を開始する時刻と終了する時刻、また、それぞれの期間におけるクロックＧ＿ＣＬＫの振幅を規定するパラメータは、例えばレジスタによって設定することができる。それぞれの期間と振幅を自由に設定することができるように構成されることにより、種々の表示パネル２に適応することができる。

【0076】

図９は、ゲート制御ドライバ２５の第５の動作例を表すタイミングチャートである。

【0077】

時刻ｔ１〜ｔ２の最初の表示駆動期間には、クロックＧ＿ＣＬＫは、ＶＧＬ０からＶＧＨ０の範囲の通常振幅で出力され、時刻ｔ２に中断期間に入ると出力が停止される。その後、上述の第４の動作例と同様に、次の表示駆動期間の開始よりも早い時刻ｔ３からゲートパルス変更期間が開始されるが、次の表示駆動期間が開始される時刻ｔ４にゲートパルス変更期間が終了される。図９には、ゲートパルス変更期間にクロックＧ＿ＣＬＫの振幅が拡大される例が示されるが、通常振幅のままでもよい。ゲートパルス変更期間を開始する時刻と終了する時刻、また、それぞれの期間におけるクロックＧ＿ＣＬＫの振幅を規定するパラメータは、例えばレジスタによって自由に設定することができる。

【0078】

以上のように、図４に示されるゲート駆動回路制御信号制御回路３２に、ゲートパルス変更期間の開始と終了時刻を規定するレジスタを設け、またそれぞれの期間におけるハイ幅をロウ幅の大きさ及び／又は振幅を規定するレジスタを設け、パルス幅調整回路３３、スイッチ３５と３６を制御することができるように構成することによって、自由度の高い表示駆動回路２０或いはそれを含むタッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１を提供することができる。

【0079】

〔実施形態２〕
図１０は、実施形態２のゲート制御ドライバ２５の構成例を表すブロック図である。図１０には図４と同様に、タッチパネルコントローラ１０と、ゲート制御ドライバ２５を含む表示駆動回路（表示ドライバ）２０の一部が示される。実施形態２のゲート制御ドライバ２５は、レベルシフト回路（Ｌ／Ｓ）３４に供給される電圧が、電源スイッチ３５により電圧ＶＧＨ０、ＶＧＨ１に加えその間のＶＧＨ２の３通りに切り替え可能とされ、電源スイッチ３６により電圧ＶＧＬ０、ＶＧＬ１に加えその間のＶＧＬ２の３通りに切り替え可能とされる。その他の構成は、図４を引用して説明した実施形態１と同様であるので、説明を省略する。クロックＧ＿ＣＬＫなどのゲート駆動回路制御信号（Ｇｃｔｌ）の振幅は、通常振幅のＶＧＬ０〜ＶＧＨ０と、拡大された振幅ＶＧＬ２〜ＶＧＨ２と、さらに拡大された振幅ＶＧＬ１〜ＶＧＨ１との間で、切り替え制御される。

【0080】

図１１は、実施形態２のゲート制御ドライバ２５の動作例を表すタイミングチャートである。

【0081】

時刻ｔ１〜ｔ２の最初の表示駆動期間には、クロックＧ＿ＣＬＫは、ＶＧＬ０からＶＧＨ０の範囲の通常振幅で出力され、時刻ｔ２に中断期間に入ると出力が停止される。その後、時刻ｔ４から次の表示駆動期間が開始されると、時刻ｔ４からｔ６までのゲートパルス変更期間には、クロックＧ＿ＣＬＫは、パルス幅調整回路３３により、ハイ期間が拡大されて出力される。時刻ｔ４からｔ６までのゲートパルス変更期間のうち前半の期間には、さらに、クロックＧ＿ＣＬＫの振幅は、ＶＧＬ０からＶＧＨ０の範囲の通常振幅からＶＧＬ１〜ＶＧＨ１の拡大された振幅に変更され、後半の期間にはそれよりも拡大幅の小さいＶＧＬ２〜ＶＧＨ２の振幅に変更される。その後時刻ｔ６以降は、時刻ｔ１〜ｔ２の最初の表示駆動期間と同様に、通常の出力に戻る。ハイ期間を拡大し振幅を拡大するゲートパルス変更期間（時刻ｔ４〜ｔ６）は、例えばレジスタによって設定することができる。図６に示される動作例と比較すると、ゲートパルス変更期間にハイ期間と振幅を拡大するだけでなく、振幅の拡大幅を途中で変更する点が異なる。これに加えて、図７〜９を引用して説明したように、ゲートパルス変更期間の設定を変更可能とすることもできる。これにより、選択することができる振幅の自由度がさらに拡大される。

【0082】

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0083】

例えば、タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）１は主に液晶表示パネルに接続される場合について説明したが、ＯＬＥＤを駆動するための複合ＩＣ１に変更することは可能である。また、図１に示される複合ＩＣ１の詳細な構成例では、フレームメモリ２４を内蔵する構成例を示したが、それらを含まない簡易な構成にも、さらに他の機能を含む高機能の構成にも、適宜変更することができる。

【符号の説明】

【0084】

１ タッチパネルコントローラ内蔵表示ドライバＩＣ（複合ＩＣ）
２ 表示パネル
３ タッチパネル
４ 表示・タッチパネル（複合パネル）
５ ホストプロセッサ
１０ タッチパネルコントローラ
１１ タッチ検出信号駆動回路（Ｔｘドライバ）
１２ タッチ検出信号検出回路（Ｒｘレシーバ）
１３ タッチ検出制御部
１４ Ａ／Ｄ変換器（ＡＤＣ）
１５ メモリ
２０ 表示ドライバ
２１ ソースドライバ
２２ 階調電圧選択回路
２３ データラッチ回路
２４ メモリ
２５ ゲート制御ドライバ
２６ 表示制御部
２７ システムインターフェース
２８ 表示インターフェース
２９ 電源回路
３０ ＭＰＵ
３１ ゲート駆動回路制御信号（Ｇｃｔｌ）生成回路
３２ ゲート駆動回路制御信号（Ｇｃｔｌ）制御回路
３３ パルス幅調整回路
３４ レベルシフタ（Ｌ／Ｓ）
３５、３６ スイッチ
８０ ゲート駆動回路
８１ シフトレジスタ
８２ アンプ
８３ デマルチプレクサ
Ｇ１〜Ｇｍ 走査電極（ゲート配線）
Ｓ１〜Ｓｎ 信号電極（ソース配線）
Ｔｒ トランスファゲート
Ｃ 画素容量

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】