知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
特開2015-18785複合導電性粉末、それを含む外部電極用導電性ペースト及び積層セラミックキャパシタの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2015-18785(P2015-18785A)
(43)【公開日】2015年1月29日
(54)【発明の名称】複合導電性粉末、それを含む外部電極用導電性ペースト及び積層セラミックキャパシタの製造方法
(51)【国際特許分類】
H01B 5/00 20060101AFI20141226BHJP
H01G 4/232 20060101ALI20141226BHJP
H01G 4/12 20060101ALI20141226BHJP
H01G 4/30 20060101ALI20141226BHJP
H01B 1/00 20060101ALI20141226BHJP
H01B 1/22 20060101ALI20141226BHJP
B22F 1/02 20060101ALI20141226BHJP
B22F 9/00 20060101ALI20141226BHJP
【ＦＩ】
H01B5/00 D
H01G4/12 361
H01G4/12 364
H01G4/30 311E
H01B1/00 E
H01B1/22 A
B22F1/02 D
B22F9/00 B
【審査請求】有
【請求項の数】16
【出願形態】ＯＬ
【全頁数】15
(21)【出願番号】特願2013-201349(P2013-201349)
(22)【出願日】2013年9月27日
(31)【優先権主張番号】10-2013-0082036
(32)【優先日】2013年7月12日
(33)【優先権主張国】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】100088605
【弁理士】
【氏名又は名称】加藤 公延
(74)【代理人】
【識別番号】100166420
【弁理士】
【氏名又は名称】福川 晋矢
(72)【発明者】
【氏名】イ・キュ・ハ
(72)【発明者】
【氏名】ユ・スン・ヒ
(72)【発明者】
【氏名】ジョン・ビュン・ジュン
(72)【発明者】
【氏名】チェ・ウン・ジュ
(72)【発明者】
【氏名】カン・へ・サン
(72)【発明者】
【氏名】イ・チャン・チェ
【テーマコード（参考）】
4K017
4K018
5E001
5E082
5G301
5G307
【Ｆターム（参考）】
4K017AA08
4K017BA02
4K017BA03
4K017BA05
4K017CA07
4K017DA01
4K018BA01
4K018BA02
4K018BA04
4K018BB04
4K018BC28
4K018BD04
4K018KA33
5E001AB03
5E001AE01
5E001AE02
5E001AE03
5E001AF06
5E001AH01
5E001AH09
5E001AJ03
5E082AA01
5E082AB03
5E082BC31
5G301DA03
5G301DA06
5G301DA10
5G301DA34
5G301DA42
5G301DD01
5G307AA02
(57)【要約】
【課題】本発明は、複合導電性粉末、それを含む外部電極用導電性ペースト及び上記外部電極用導電性ペーストを利用する積層セラミックキャパシタの製造方法に関する。【解決手段】本発明の一実施形態は、導電性粒子と、上記導電性粒子の表面に形成され、ガラスを含むコーティング層と、を含み、上記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、上記導電性粒子の中心を基準として上記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす複合導電性粉末を提供することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
導電性粒子と、
前記導電性粒子の表面に形成され、ガラスを含むコーティング層と、
を含み、前記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、前記導電性粒子の中心を基準として前記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす、複合導電性粉末。
前記導電性粒子の表面に形成され、ガラスを含むコーティング層と、
を含み、前記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、前記導電性粒子の中心を基準として前記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす、複合導電性粉末。
【請求項2】
前記導電性粒子の粒径をｄとするとき、ａ／ｄ＜０．２を満たす、請求項１に記載の複合導電性粉末。
【請求項3】
前記コーティング層の厚さは最も薄くコーティングされた地点から最も厚くコーティングされた地点まで漸次増加する、請求項１に記載の複合導電性粉末。
【請求項4】
前記ガラスは導電性粒子の１００重量部に対して１〜２０重量部含まれる、請求項１に記載の複合導電性粉末。
【請求項5】
前記ガラスの密度は１．５ｇ／ｃｃ〜５．０ｇ／ｃｃである、請求項１に記載の複合導電性粉末。
【請求項6】
前記導電性粒子の平均粒径は０．５μｍ〜２．０μｍである、請求項１に記載の複合導電性粉末。
【請求項7】
前記導電性粒子は球形であることを特徴とする、請求項１に記載の複合導電性粉末。
【請求項8】
導電性粒子と、
前記導電性粒子の表面に形成され、ガラスを含むコーティング層と、
を含み、前記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、前記導電性粒子の中心を基準として前記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす、外部電極用導電性ペースト。
前記導電性粒子の表面に形成され、ガラスを含むコーティング層と、
を含み、前記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、前記導電性粒子の中心を基準として前記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす、外部電極用導電性ペースト。
【請求項9】
複数のセラミックグリーンシートを設ける段階と、
前記セラミックグリーンシートに内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
前記セラミック積層体を焼成してセラミック本体を形成する段階と、
前記内部電極と電気的に連結されるように外部電極用導電性ペーストを塗布する段階と、
前記外部電極用導電性ペーストを焼結して外部電極を形成する段階と、
を含み、前記外部電極用導電性ペーストは導電性粒子と、前記導電性粒子の表面に形成され、ガラスを含むコーティング層とを含み、前記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、前記導電性粒子の中心を基準として前記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす、積層セラミックキャパシタの製造方法。
前記セラミックグリーンシートに内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
前記セラミック積層体を焼成してセラミック本体を形成する段階と、
前記内部電極と電気的に連結されるように外部電極用導電性ペーストを塗布する段階と、
前記外部電極用導電性ペーストを焼結して外部電極を形成する段階と、
を含み、前記外部電極用導電性ペーストは導電性粒子と、前記導電性粒子の表面に形成され、ガラスを含むコーティング層とを含み、前記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、前記導電性粒子の中心を基準として前記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす、積層セラミックキャパシタの製造方法。
【請求項10】
前記外部電極用導電性ペーストの焼結は６００℃〜８００℃で行われることを特徴とする、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項11】
前記導電性粒子の粒径をｄとするとき、ａ／ｄ＜０．２を満たす、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項12】
前記コーティング層の厚さは最も薄くコーティングされた地点から最も厚くコーティングされた地点まで漸次増加する、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項13】
前記ガラスは導電性粒子の１００重量部に対して１〜２０重量部含まれる、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項14】
前記ガラスの密度は１．５ｇ／ｃｃ〜５．０ｇ／ｃｃである、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項15】
前記導電性粒子の平均粒径は０．５μｍ〜２．０μｍである、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項16】
前記導電性粒子は球形であることを特徴とする、請求項９に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は複合導電性粉末、それを含む外部電極用導電性ペースト及び上記外部電極用導電性ペーストを利用する積層セラミックキャパシタの製造方法に関する。
【背景技術】
【0002】
通常、キャパシタ、インダクター、圧電体素子、バリスタ、またはサーミスタなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられる外部電極と、を備える。
【0003】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
【0004】
積層セラミックキャパシタは小型で、且つ高容量が保障され、実装が容易であるという長所により、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【0005】
最近では、電子製品が小型化及び多機能化するにつれ、チップ部品も小型化及び高機能化する傾向であり、積層セラミックキャパシタもその大きさが小さくて容量の大きい高容量製品が要求されている。
【0006】
このような場合、外部電極層の厚さを減少させることで、全体チップサイズは同一に保持しながら積層セラミックキャパシタの小型化及び大容量化を試みている。
【0007】
しかし、外部電極層の厚さが薄くなると、相対的に電極緻密度やコーナー（ｃｏｒｎｅｒ）部のカバレッジ（ｃｏｖｅｒａｇｅ）が低下し、外部電極の膨れ不良であるブリスター（ｂｌｉｓｔｅｒ）などの欠陥が発生して、積層セラミックキャパシタの信頼性を低下させる。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】韓国公開特許第１０−２００６−００４５１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は複合導電性粉末、それを含む外部電極用導電性ペースト及び上記外部電極用導電性ペーストを利用する積層セラミックキャパシタの製造方法を提供する。
【課題を解決するための手段】
【0010】
本発明の一形態は、導電性粒子と、上記導電性粒子の表面に形成され、ガラスを含むコーティング層と、を含み、上記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、上記導電性粒子の中心を基準として上記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす複合導電性粉末を提供することができる。
【0011】
上記導電性粒子の粒径をｄとするとき、ａ／ｄ＜０．２を満たすことができる。
【0012】
上記コーティング層の厚さは、最も薄くコーティングされた地点から最も厚くコーティングされた地点まで漸次増加してもよい。
【0013】
上記ガラスは、導電性粒子の１００重量部に対して１〜２０重量部含まれてもよい。
【0014】
上記ガラスの密度は、１．５ｇ／ｃｃ〜５．０ｇ／ｃｃであってもよい。
【0015】
上記導電性粒子の平均粒径は、０．５μｍ〜２．０μｍであってもよい。
【0016】
上記導電性粒子は、球形であってもよい。
【0017】
本発明の他の形態は、導電性粒子と、上記導電性粒子の表面に形成され、ガラスを含むコーティング層と、を含み、上記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、上記導電性粒子の中心を基準として上記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす外部電極用導電性ペーストを提供することができる。
【0018】
本発明のさらに他の形態は、複数のセラミックグリーンシートを設ける段階と、上記セラミックグリーンシートに内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成してセラミック本体を形成する段階と、上記内部電極と電気的に連結されるように外部電極用導電性ペーストを塗布する段階と、上記外部電極用導電性ペーストを焼結して外部電極を形成する段階と、を含み、上記外部電極用導電性ペーストは導電性粒子と、上記導電性粒子の表面に形成され、ガラスを含むコーティング層とを含み、上記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、上記導電性粒子の中心を基準として上記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たす積層セラミックキャパシタの製造方法を提供することができる。
【0019】
上記外部電極用導電性ペーストの焼結は、６００℃〜８００℃で行われてもよい。
【0020】
上記導電性粒子の粒径をｄとするとき、ａ／ｄ＜０．２を満たすことができる。
【0021】
上記コーティング層の厚さは、最も薄くコーティングされた地点から最も厚くコーティングされた地点まで漸次増加してもよい。
【0022】
上記ガラスは、導電性粒子の１００重量部に対して１〜２０重量部含まれてもよい。
【0023】
上記ガラスの密度は、１．５ｇ／ｃｃ〜５．０ｇ／ｃｃであってもよい。
【0024】
上記導電性粒子の平均粒径は、０．５μｍ〜２．０μｍであってもよい。
【0025】
上記導電性粒子は、球形であってもよい。
【発明の効果】
【0026】
本発明によると、外部電極の緻密度を向上させ、セラミック本体のクラックを防止しながら、高容量を確保することができる複合導電性粉末、それを含む外部電極用導電性ペースト及び上記外部電極用導電性ペーストを利用する積層セラミックキャパシタの製造方法を提供することができる。
【図面の簡単な説明】
【0027】
【図1】本発明の実施形態による複合導電性粉末の一部を切断して概略的に示した斜視図である。
【図3】本発明の実施形態による複合導電性粉末の断面の走査電子顕微鏡（ＳＥＭ）写真である。
【図4a】本発明の実施形態による複合導電性粉末を示す走査電子顕微鏡（ＳＥＭ）写真である。
【図4b】比較形態による導電性粉末とガラス粉末を示す走査電子顕微鏡（ＳＥＭ）写真である。
【図5】本発明の実施形態による積層セラミックキャパシタの製造方法を示すフローチャートである。
【図6】本発明の実施形態により製造された積層セラミックキャパシタを概略的に示す斜視図である。
【図8a】本発明の実施形態により製造された積層セラミックキャパシタの外部電極の表面を示す写真である。
【図8b】比較形態による積層セラミックキャパシタの外部電極の表面を示す写真である。
【図10a】本発明の実施形態により製造された積層セラミックキャパシタの外部電極の断面を示す写真である。
【図10b】比較形態による積層セラミックキャパシタの外部電極の断面を示す写真である。
【発明を実施するための形態】
【0028】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【0029】
図１は本発明の実施形態による複合導電性粉末の一部を切断して概略的に示した斜視図であり、図２は図１のＣ−Ｃ’断面図であり、図３は本発明の実施形態による複合導電性粉末の断面の走査電子顕微鏡（ＳＥＭ）写真である。
【0031】
上記導電性粒子１は外部電極に適用でき、且つ導電性を帯びる粒子であれば、特に制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群より選択された一つ以上であってもよい。
【0032】
上記導電性粒子１は、本発明の目的に応じて、多様な粒子サイズを有することができ、例えば、平均粒径は０．５〜２．０μｍであってもよい。また、上記導電性粒子は、球形の粒子であってもよい。
【0033】
上記コーティング層２は、上記導電性粒子１の表面にガラスをコーティングして形成してもよい。
【0035】
積層セラミックキャパシタの外部電極は導電性ペーストを用いて製造することができ、通常、外部電極用ペーストは導電性粉末、ガラスフリット、ベース樹脂及び有機ビヒクルなどを混合して製作し、上記ペーストの構成物であるガラスフリットは、図４ｂに示されたように、１．０〜３．０μｍ水準の不均一な形状の粒子形態で混合される。
【0036】
しかし、本発明は、ガラスを導電性粒子の表面にコーティングして使用するため、図４ａに示されたようにガラス成分がペースト内で均一に分散することができ、外部電極を形成する場合、外部電極の緻密度を向上させることができる。
【0037】
上記コーティング層は厚さが変化する形状であってもよい。即ち、上記コーティング層２は、上記導電性粒子１の表面に、均一な厚さではなく、特定部分は厚く、特定部分は薄くコーティングされることができる。
【0038】
また、上記コーティング層２の厚さは、最も厚い地点から最も薄い地点まで漸次変化することができる。即ち、上記コーティング層は、最も薄くコーティングされた地点から最も厚くコーティングされた地点まで漸次厚くなるように形成されてもよい。
【0039】
言い換えると、上記導電性粒子１の中心を通るように上記複合導電性粉末１０を切断した断面からみて、上記導電性粒子１は上記コーティング層２の中心ではなく、一方向に偏って存在するように形成されてもよい。
【0040】
一方、上記コーティング層が均一な厚さで形成される場合、外部電極の焼成過程で内部電極との接合が良好でないか、外部電極の導電性が低下する問題が発生する恐れがある。
【0041】
しかし、本発明のように、コーティング層が導電性粒子に不均一な厚さで形成される場合、薄くコーティングされた部分は焼成過程で導電性粒子を露出させて内部電極に含まれた金属との合金形成を可能にし、外部電極内に含まれた導電性粒子間の連結性も確保することができる。
【0042】
特に、上記コーティング層は、導電性粒子の表面のうち最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、上記導電性粒子の中心を基準として上記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たすことができる。
【0043】
ｂ／ａが０．１未満では、コーティングされるガラスの量を制御することが困難であり、ｂ／ａが０．１未満の複合導電性粉末を含んで外部電極用導電性ペーストを形成すると、外部電極用導電性ペースト内に含まれたガラス成分の分布が不均一となる。外部電極用導電性ペースト内でのガラス成分の分布が不均一な場合、外部電極の緻密度が低下し、ガラスのビーディング（ｂｅａｄｉｎｇ）及びブリスター（ｂｌｉｓｔｅｒ）などが発生する恐れがある。
【0044】
また、ｂ／ａが０．７を超えると、内部電極との接触性が確保されないため、容量が減少したり、外部電極の導電性が低下するという問題が発生する。
【0045】
さらに、上記導電性粒子とコーティング層は、上記導電性粒子の厚さをｄ、上記コーティング層の最も厚い地点での厚さをａとするとき、ａ／ｄ＜０．２を満たすように形成されてもよい。
【0046】
上記ａ／ｄが０．２以上では、コーティング層が厚すぎて、厚い領域と薄い領域を有するコーティング層を製造することが困難となる。
【0047】
上記コーティング層に含まれるガラスの密度は、用途に応じて適宜変更でき、これに制限されないが、１．５ｇ／ｃｃ〜５．０ｇ／ｃｃであってもよい。
【0048】
コーティング層に含まれたガラスの密度が１．５ｇ／ｃｃ未満では、単位重さ当たりの高い体積比により導電性粒子の表面のガラスコーティング量を一定に調整することが困難で、これにより、外部電極用導電性ペーストの物性のばらつきが誘発されることがある。また、外部電極を形成する際、外部電極の緻密度低下、ブリスター（ｂｌｉｓｔｅｒ）などの不良が発生する恐れがある。さらに、コーティング層に含まれたガラスの密度が５．０ｇ／ｃｃを超えると、ガラス成分内のケイ素（Ｓｉ）またはホウ素（Ｂ）の含量が激減する組成であり、ガラス網目構造の主な構成物質であるケイ素（Ｓｉ）及びホウ素（Ｂ）の含量が減少することにより、後に外部電極上にメッキ層を形成する時、ニッケル（Ｎｉ）またはすず（Ｓｎ）めっき液に対する耐酸性が低くて積層セラミックキャパシタの信頼性が低下する恐れがある。
【0049】
さらに、上記ガラスは、導電性粒子１００重量部に対して１〜２０重量部含まれてもよい。
【0050】
上記ガラスの含量が、導電性粒子１００重量部に対して２０重量部を超えて含まれると、外部電極が過度に速く焼結され、ブリスター（ｂｌｉｓｔｅｒ）、ガラス（ｇｌａｓｓ）ビーディング（ｂｅａｄｉｎｇ）の問題を誘発する恐れがある。また、内部電極に含まれた導電性金属と外部電極用導電性ペーストに含まれる導電性粒子との合金形成を妨げ、積層セラミックキャパシタの接触性不良を発生させる可能性がある。
【0051】
本発明のように、ガラスがコーティングされた導電性粉末の場合、ガラスの分散性を向上させて、外部電極を形成する際に電極内の気孔形成を防止することができ、外部電極の緻密度を向上させることができる。
【0052】
これと同時に、上記ガラスを非対称にコーティングすることで、均一にコーティングした時に発生し得る問題である接続不良による容量低下を防止することができる。
【0053】
図５は本発明の実施形態による積層セラミックキャパシタの製造方法を示すフローチャートであり、図６は本発明の実施形態により製造された積層セラミックキャパシタを概略的に示す斜視図であり、図７は図６のＰ−Ｐ’断面図である。
【0054】
図５を参照すると、本発明の実施形態による積層セラミックキャパシタの製造方法は、複数のセラミックグリーンシートを設ける段階（Ｓ１）と、上記セラミックグリーンシートに内部電極パターンを形成する段階（Ｓ２）と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階（Ｓ３）と、上記セラミック積層体を焼成してセラミック本体を形成する段階（Ｓ４）と、上記内部電極と電気的に連結されるように外部電極用導電性ペーストを塗布する段階（Ｓ５）と、上記外部電極用導電性ペーストを焼結して外部電極を形成する段階（Ｓ６）と、を含んでもよい。
【0056】
また、本実施形態の積層セラミックキャパシタの製造方法に関する説明のうち、上述した複合導電性粉末に関する説明と重なる内容に対する説明は省略する。
【0057】
本発明の一実施形態による積層セラミックキャパシタの製造方法は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックグリーンシートを用意する。これを用いて誘電体層及びカバー層を形成することができる。
【0058】
上記セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【0059】
次に、ニッケル粉末を含む内部電極用導電性ペーストを用意することができる。
【0060】
上記セラミックグリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、内部電極が印刷されたセラミックグリーンシートを複数積層し、積層体の上下面に内部電極が印刷されていないセラミックグリーンシートを複数積層してから焼成してセラミック本体１１０を作製することができる。上記セラミック本体は内部電極１２１、１２２、誘電体層１１１及びカバー層を含み、上記誘電体層は内部電極が印刷されたセラミックグリーンシートを焼成して形成したものであり、上記カバー層は内部電極が印刷されていないセラミックグリーンシートを焼成して形成したものである。
【0061】
上記内部電極は第１及び第２内部電極で形成されてもよい。
【0062】
その後、セラミック本体を、水及び研磨媒体を含むバレル（ｂａｒｒｅｌ）内で処理して表面研磨することができる。
【0063】
上記セラミック本体１１０は、キャパシタの容量形成に寄与する部分としてのアクティブ層と、上下マージン部としてアクティブ層の上下部にそれぞれ形成された上部及び下部カバー層と、を含んでもよい。上記アクティブ層は、誘電体層１１１と内部電極１２１、１２２を含み、誘電体層１１１を介して複数の第１及び第２内部電極１２１、１２２が交互に形成されてもよい。
【0064】
本発明の一実施形態において、セラミック本体１１０の形状は特に制限されず、実質的に六面体であってもよい。チップ焼成時のセラミック粉末の焼成収縮と内部電極パターンの有無による厚さの差及びセラミック本体の角部の研磨のため、セラミック本体１１０は完全な六面体ではないが、実質的に六面体に近い形状を有することができる。
【0065】
上記内部電極は第１及び第２内部電極１２１、１２２からなり、第１及び第２内部電極は上記誘電体層１１１を介して対向配置されてもよい。第１及び第２内部電極１２１、１２２は異なる極性を有する一対の電極であって、誘電体層１１１の積層方向に沿ってセラミック本体の両端面に通じて交互に露出するように形成されてもよく、中間に配置された誘電体層１１１により互いに電気的に絶縁されることができる。
【0066】
即ち、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の両端面を通じて交互に露出する部分を通じて、後に形成される第１及び第２外部電極１３１、１３２とそれぞれ電気的に連結されることができる。
【0067】
従って、第１及び第２外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積され、このとき、積層セラミックキャパシタ１００の静電容量は、第１及び第２内部電極１２１、１２２が重畳する領域の面積と比例する。
【0068】
このような第１及び第２内部電極１２１、１２２の厚さは、用途に応じて決まるが、例えば、セラミック本体１１０の大きさを考慮し、０．２〜１．０μｍの範囲内とすることができ、本発明はこれに限定されない。
【0069】
また、第１及び第２内部電極１２１、１２２に含まれる導電性金属はニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であってもよく、本発明はこれに限定されない。
【0070】
このとき、誘電体層１１１の厚さは、積層セラミックキャパシタの容量設計に合わせて任意に変更してもよく、１層の厚さは焼成後０．１〜１０μｍになるように構成することが好ましいが、本発明はこれに限定されない。
【0071】
また、誘電体層１１１は高い誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含んでもよいが、本発明はこれに限定されない。
【0072】
上部及び下部カバー層は内部電極を含まないことを除き、誘電体層１１１と同じ材質及び構成を有することができる。上部及び下部カバー層は、単一誘電体層または２個以上の誘電体層をアクティブ層の上下面にそれぞれ上下方向に積層して形成されたものであり、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を担うことができる。
【0073】
次に、上記第１及び第２内部電極とそれぞれ電気的に連結されるようにセラミック本体の外部面に外部電極用導電性ペーストを塗布した後焼結することで、第１及び第２外部電極１３１、１３２を形成することができる。
【0074】
上記外部電極用導電性ペーストは、上述した実施形態による複合導電性粉末１０を含んでもよく、ベース樹脂、有機ビヒクル（ｖｅｈｉｃｌｅ）及びその他添加剤をさらに含んでもよい。
【0075】
特に、上記複合導電性粉末１０は、導電性粒子１と、上記導電性粒子の表面に形成され、ガラスを含むコーティング層２とを含み、上記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、上記導電性粒子の中心を基準として上記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、０．１≦ｂ／ａ≦０．７を満たすことができる。
【0076】
上記ベース樹脂、有機ビヒクル（ｖｅｈｉｃｌｅ）及びその他添加剤は、通常、外部電極用導電性ペースト組成物の製造時に用いられるものであれば、特に制限されず、その含量も本発明の目的に応じて多様に適用してもよい。
【0077】
従来のように、外部電極用導電性ペーストが導電性粉末とガラス粉末をそれぞれ含む場合、粗大なガラス粒子がペースト内に存在するようになり（図４ｂ参照）、電極を焼成する過程で粗大なガラス粒子が液状に相変異した後、導電性粉末の粒界に移動し、ガラス粉末が存在していた空間が大きな気孔として存在するようになる。
【0078】
このような気孔は、最終電極焼成が完了した時点でも完全に除去されず、外部電極の緻密度を低下させる。
【0079】
このような外部電極の緻密度低下の問題を解決するためには、高温での焼成による十分な原子の拡散が必要である。しかし、高温で外部電極を焼成すると、外部電極内の導電性原子が内部電極に拡散したり、体積が膨脹してセラミック本体内のクラックを誘発するという問題がある。
【0080】
本発明の外部電極用導電性ペーストを適用した外部電極を焼結する場合、外部電極用導電性ペースト内のガラスが液状に変化し、液状に変異したガラスは、導電性粉末の周辺に分布されて導電性粉末粒子を再配列させ、導電性粉末間の液状焼結を誘導して焼結を助ける。また、ガラスは導電性粉末間の空間を充填させて、焼結後の外部電極の緻密度を上げる役割をする。
【0081】
このとき、外部電極内に不均一な形状の粗大なガラス粉末が存在すると、外部電極用導電性ペースト内の導電性粉末とガラス粒子の最密充填（ｃｌｏｓｅ ｐａｃｋｉｎｇ）が不可能で、気孔率が高くなり、外部電極の緻密度の具現を阻害する。これと共に、外部電極用導電性ペースト内に粗大なガラス粒子が存在すると、焼結温度で液状に変異したガラス相によって、その周りの粒子だけが瞬間的に液状焼結し、外部電極の緻密度の具現を妨害する。
【0082】
しかし、外部電極用導電性ペーストが導電性粉末とガラス粉末をそれぞれ含まず、本発明のように導電性粉末の表面にガラスがコーティングされた複合導電性粉末を含むと、別途のガラス粉末を使用する場合より焼結速度が速く、低い温度でも緻密な外部電極を具現することができる。
【0083】
また、本発明が提供する一実施形態のように、球形の導電性粒子を使用すると、コーティング層に含まれたガラスの移動が容易であり、緻密度をさらに向上させることができる。
【0085】
導電性粉末とガラス粉末をそれぞれ含む外部電極用導電性ペーストを使用して外部電極を形成した場合を比較形態、本発明の複合導電性粉末を含む外部電極用導電性ペーストを使用して外部電極を形成した場合を実施形態と称する。
【0086】
具体的には、図８ａは本発明の実施形態により製造された積層セラミックキャパシタの外部電極の表面を示す写真であり、図８ｂは比較形態による積層セラミックキャパシタの外部電極の表面を示す写真であり、図９ａ及び図９ｂはそれぞれ図８ａ及び図８ｂの外部電極の表面を拡大した写真であり、図１０ａは本発明の実施形態により製造された積層セラミックキャパシタの外部電極の断面を示す写真であり、図１０ｂは比較形態による積層セラミックキャパシタの外部電極の断面を示す写真である。
【0087】
図８ａ、図９ａ及び図１０ａに示したように、本発明による複合導電性粉末を含む外部電極用導電性ペーストを使用すると、外部電極内の気孔量が著しく減少し、外部電極の緻密度も向上したことが分かる。
【0088】
また、比較形態の場合、８００℃以上の温度で焼成するとき、外部電極が緻密に形成されるため、高温焼成により外部電極を緻密に形成すると、高温焼結によりセラミック本体内にクラックを誘発したが、本発明の実施形態は、約７２０℃の低温で外部電極の緻密度を具現することができ、セラミック本体にクラックが殆ど発生しないことが分かる。
【0089】
従って、本発明によると、積層セラミックキャパシタに適用される外部電極用導電性ペーストを製造する時、ガラス成分が表面にコーティングされた複合導電性粉末を使用することで、低温でも緻密な外部電極を具現することができ、外部電極に含まれた導電性粉末のセラミック本体内への拡散を制御することで、セラミック本体の内部に発生するクラックを抑制することができる。
【0090】
さらに、上記ガラス成分のコーティングを非対称にすることで、コーティング層による連結性低下の問題を解消し、容量が確保された積層セラミックキャパシタを提供することができる。
【0091】
実験例下記表１は、外部電極用導電性ペーストに含まれた導電性粒子及び上記導電性粒子にコーティングされたコーティング層の厚さによる内部電極と外部電極間の接触性及び外部電極の緻密度特性をテストした結果を示すデータである。
【0092】
具体的には、上記導電性粒子の表面のうちコーティング層が最も厚くコーティングされた地点Ａでのコーティング層の厚さをａ、上記導電性粒子の中心を基準として上記導電性粒子の表面のうちＡと９０度を成す地点Ｂでのコーティング層の厚さをｂとするとき、ｂ／ａを測定してテストを行った。
【0093】
【表1】
○：接触性及び緻密度良好、×：接触性及び緻密度不良１％以上
【0094】
上記表１に示したように、ｂ／ａが０．７を超えると、コーティング層が全体的に厚く形成されて複合導電性粉末内の導電性粒子と内部電極に含まれた導電性物質との接合が困難となり、接触性が具現されない接触不良が発生し、また、ｂ／ａが０．１未満では、コーティングされたガラスの含量が少なすぎて外部電極用導電性ペースト内のガラスの絶対量分布にばらつきが発生し、外部電極の緻密度低下を誘発することが分かる。
【0095】
従って、コーティング層は、導電性粒子の表面で０．１≦ｂ／ａ≦０．７を満たすように製作されることが好ましい。
【0096】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【0097】
１ 導電性粒子２ コーティング層
１０ 複合導電性粉末
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極