特開 2015-198244 積層アレイ電子部品及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-198244(P2015-198244A)

(43)【公開日】2015年11月9日

(54)【発明の名称】積層アレイ電子部品及びその製造方法

(51)【国際特許分類】

   H01F 17/04 20060101AFI20151013BHJP

   H01F 27/00 20060101ALI20151013BHJP

   H01F 17/00 20060101ALI20151013BHJP

   H01F 41/04 20060101ALI20151013BHJP

【ＦＩ】

   H01F17/04 A

   H01F15/00 C

   H01F17/00 D

   H01F41/04 C

   H01F41/04 B

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

【全頁数】14

(21)【出願番号】特願2014-150461(P2014-150461)

(22)【出願日】2014年7月24日

(31)【優先権主張番号】10-2014-0039441

(32)【優先日】2014年4月2日

(33)【優先権主張国】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100088605

【弁理士】

【氏名又は名称】加藤 公延

(74)【代理人】

【識別番号】100166420

【弁理士】

【氏名又は名称】福川 晋矢

(72)【発明者】

【氏名】チェ・クァン・ソン

【テーマコード（参考）】

5E062

5E070

【Ｆターム（参考）】

5E062DD04

5E062FF01

5E070AA01

5E070AB01

5E070AB03

5E070BA11

5E070CB02

5E070CB13

5E070CB15

5E070CB17

5E070EA01

(57)【要約】      （修正有）

【課題】内部コイルがデカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）された構造であるが、高い結合係数を有し、高電流帯域での効率のみならず低電流帯域での効率も改善された、積層アレイ電子部品及びその製造方法を提供する。
【解決手段】複数の非磁性体層１１１が積層されたセラミック本体と、複数の非磁性体層上に配置されたそれぞれの内部コイルパターン１２５が非磁性体層を貫通するビア電極によって連結された複数の内部コイル部と、セラミック本体の幅方向の両側面に配置され、複数の内部コイル部のそれぞれの第１の引出部１２８と接続する複数の入力端子及び複数の内部コイル部のそれぞれの第２の引出部１２９と接続する複数の出力端子と、を含む。複数の内部コイル部は互いに電気的に接続されない第１の内部コイル部１２１及び第２の内部コイル部１２２を含み、第１の内部コイル部と第２の内部コイル部は回転方向が逆である。
【選択図】図３

【特許請求の範囲】

【請求項1】

複数の非磁性体層が積層されたセラミック本体と、
前記複数の非磁性体層上に配置されたそれぞれの内部コイルパターンが前記非磁性体層を貫通するビア電極によって連結された複数の内部コイル部と、
前記セラミック本体の幅方向の両側面に配置され、前記複数の内部コイル部のそれぞれの第１の引出部と接続する複数の入力端子及び前記複数の内部コイル部のそれぞれの第２の引出部と接続する複数の出力端子と、
を含み、
前記複数の内部コイル部は互いに電気的に接続されない第１の内部コイル部及び第２の内部コイル部を含み、前記第１の内部コイル部と第２の内部コイル部は回転方向が逆である、積層アレイ電子部品。

【請求項2】

前記セラミック本体の上部及び下部に磁性体を含む上部カバー層及び下部カバー層がさらに配置される、請求項１に記載の積層アレイ電子部品。

【請求項3】

前記非磁性体層はガラスを含み、前記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含む、請求項１に記載の積層アレイ電子部品。

【請求項4】

前記非磁性体層は、中央部に磁性体部が配置される、請求項１に記載の積層アレイ電子部品。

【請求項5】

前記磁性体部は、前記非磁性体層上に配置された内部コイルパターンから前記内部コイルパターンの線幅の１／５以上の間隔をおいて配置される、請求項４に記載の積層アレイ電子部品。

【請求項6】

前記磁性体は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト及びＬｉ系フェライトからなる群から選択されたいずれか一つ以上を含む、請求項２又は４に記載の積層アレイ電子部品。

【請求項7】

複数の磁性体層又は非磁性体層が積層されたセラミック本体と、
前記セラミック本体の内部に、複数の内部コイルパターンがビア電極によって連結されて配置された第１の内部コイル部及び第２の内部コイル部と、
前記第１の内部コイル部及び第２の内部コイル部のそれぞれの第１の引出部と接続する第１の入力端子及び第２の入力端子、及び前記第１の内部コイル部及び第２の内部コイル部のそれぞれの第２の引出部と接続する第１の出力端子及び第２の出力端子と、
を含み、
前記内部コイルパターンは非磁性体層上に形成され、前記第１の内部コイル部と第２の内部コイル部は回転方向が逆である、積層アレイ電子部品。

【請求項8】

前記セラミック本体の上部及び下部には上部カバー層及び下部カバー層が配置され、前記上部カバー層及び下部カバー層は磁性体を含む、請求項７に記載の積層アレイ電子部品。

【請求項9】

前記非磁性体層はガラスを含み、前記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含む、請求項７に記載の積層アレイ電子部品。

【請求項10】

前記非磁性体層は、中央部に磁性体部が配置される、請求項７に記載の積層アレイ電子部品。

【請求項11】

前記磁性体部は、前記非磁性体層上に配置された内部コイルパターンから前記内部コイルパターンの線幅の１／５以上の間隔をおいて配置される、請求項１０に記載の積層アレイ電子部品。

【請求項12】

前記磁性体層は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト及びＬｉ系フェライトからなる群から選択されたいずれか一つ以上を含む、請求項７に記載の積層アレイ電子部品。

【請求項13】

複数の非磁性体シートを製造する段階と、
前記非磁性体シート上に内部コイルパターンを形成する段階と、
前記内部コイルパターンが形成された非磁性体シートを積層して、内部に複数の内部コイル部を含むセラミック本体を形成する段階と、
前記セラミック本体の幅方向の両側面に、前記複数の内部コイル部のそれぞれの第１の引出部と接続する複数の入力端子及び前記複数の内部コイル部のそれぞれの第２の引出部と接続する複数の出力端子を形成する段階と、
を含み、
前記複数の内部コイル部は互いに電気的に接続されない第１の内部コイル部及び第２の内部コイル部を含み、前記第１の内部コイル部と第２の内部コイル部は回転方向が逆となるように形成される、積層アレイ電子部品の製造方法。

【請求項14】

前記内部コイルパターンが形成された非磁性体シートを積層した後、上部及び下部に磁性体シートを積層して、磁性体を含む上部カバー層及び下部カバー層を形成する、請求項１３に記載の積層アレイ電子部品の製造方法。

【請求項15】

前記非磁性体シートはガラスを含み、前記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含む、請求項１３に記載の積層アレイ電子部品の製造方法。

【請求項16】

前記非磁性体シートの中央部に磁性体部を形成し、これを積層して、前記内部コイル部を貫通する磁性体コア部を形成する、請求項１３に記載の積層アレイ電子部品の製造方法。

【請求項17】

前記磁性体部は、前記非磁性体シート上に形成された内部コイルパターンから前記内部コイルパターンの線幅の１／５以上の間隔をおいて形成される、請求項１６に記載の積層アレイ電子部品の製造方法。

【請求項18】

前記磁性体は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト及びＬｉ系フェライトからなる群から選択されたいずれか一つ以上を含む、請求項１４又は１６に記載の積層アレイ電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層アレイ電子部品及びその製造方法に関する。

【背景技術】

【0002】

印刷回路基板に実装される受動素子の実装面積を減らすために、内部に複数の内部コイルが配置されたアレイ（Ａｒｒａｙ）型インダクタを用いる。

【0003】

また、半導体製造技術の進歩によるＩＣの高性能化に伴い、使用電力が増加し、高電流の使用が増加しており、電子部品をアレイ（Ａｒｒａｙ）化することにより低電流を印加することができる。

【0004】

アレイ（Ａｒｒａｙ）型インダクタは、入力端子及び出力端子と連結された複数の内部コイルにおいて電流の流れ方向が同じカップリング（ｃｏｕｐｌｉｎｇ）構造と、電流の流れ方向が逆のデカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造を有する。

【0005】

デカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造を用いる場合、相互誘導による影響が少なくて高電流帯域での効率が良いが、結合係数が低くて低電流帯域での効率が低いという問題がある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】日本特開２００１−０２３８２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の目的は、内部コイルがデカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）された構造であるが、結合係数が向上することにより低電流帯域での効率が改善された積層型アレイ電子部品及びその製造方法を提供することである。

【課題を解決するための手段】

【0008】

本発明の一形態によれば、複数の非磁性体層が積層されたセラミック本体と、上記複数の非磁性体層上に配置されたそれぞれの内部コイルパターンが上記非磁性体層を貫通するビア電極によって連結された複数の内部コイル部と、上記セラミック本体の幅方向の両側面に配置され、上記複数の内部コイル部のそれぞれの第１の引出部と接続する複数の入力端子及び上記複数の内部コイル部のそれぞれの第２の引出部と接続する複数の出力端子と、を含み、上記複数の内部コイル部は互いに電気的に接続されない第１の内部コイル部及び第２の内部コイル部を含み、上記第１の内部コイル部と第２の内部コイル部は回転方向が逆である積層アレイ電子部品が提供される。

【0009】

上記セラミック本体の上部及び下部に磁性体を含む上部カバー層及び下部カバー層が配置されることができる。

【0010】

上記非磁性体層はガラスを含み、上記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含むことができる。

【0011】

上記非磁性体層は、中央部に磁性体部が配置されることができる。

【0012】

上記磁性体部は、上記非磁性体層上に配置された内部コイルパターンから上記内部コイルパターンの線幅の１／５以上の間隔をおいて配置されることができる。

【0013】

上記磁性体は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト及びＬｉ系フェライトからなる群から選択されたいずれか一つ以上を含むことができる。

【0014】

本発明の他の形態によれば、複数の磁性体層又は非磁性体層が積層されたセラミック本体と、上記セラミック本体の内部に、複数の内部コイルパターンがビア電極によって連結されて配置された第１の内部コイル部及び第２の内部コイル部と、上記第１の内部コイル部及び第２の内部コイル部のそれぞれの第１の引出部と接続する第１の入力端子及び第２の入力端子、及び上記第１の内部コイル部及び第２の内部コイル部のそれぞれの第２の引出部と接続する第１の出力端子及び第２の出力端子と、を含み、上記内部コイルパターンは非磁性体層上に形成され、上記第１の内部コイル部と第２の内部コイル部は回転方向が逆である積層アレイ電子部品が提供される。

【0015】

上記セラミック本体の上部及び下部には上部カバー層及び下部カバー層が配置され、上記上部カバー層及び下部カバー層は磁性体を含むことができる。

【0016】

上記非磁性体層はガラスを含み、上記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含むことができる。

【0017】

上記非磁性体層は、中央部に磁性体部が配置されることができる。

【0018】

上記磁性体部は、上記非磁性体層上に配置された内部コイルパターンから上記内部コイルパターンの線幅の１／５以上の間隔をおいて配置されることができる。

【0019】

上記磁性体層は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト及びＬｉ系フェライトからなる群から選択されたいずれか一つ以上を含むことができる。

【0020】

本発明の他の形態によれば、複数の非磁性体シートを製造する段階と、上記非磁性体シート上に内部コイルパターンを形成する段階と、上記内部コイルパターンが形成された非磁性体シートを積層して、内部に複数の内部コイル部を含むセラミック本体を形成する段階と、上記セラミック本体の幅方向の両側面に、上記複数の内部コイル部のそれぞれの第１の引出部と接続する複数の入力端子及び上記複数の内部コイル部のそれぞれの第２の引出部と接続する複数の出力端子を形成する段階と、を含み、上記複数の内部コイル部は互いに電気的に接続されない第１の内部コイル部及び第２の内部コイル部を含み、上記第１の内部コイル部と第２の内部コイル部は回転方向が逆となるように形成される積層アレイ電子部品の製造方法が提供される。

【0021】

上記内部コイルパターンが形成された非磁性体シートを積層した後、上部及び下部に磁性体シートを積層して、磁性体を含む上部カバー層及び下部カバー層を形成することができる。

【0022】

上記非磁性体シートはガラスを含み、上記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含むことができる。

【0023】

上記非磁性体シートの中央部に磁性体部を形成し、これを積層して、上記内部コイル部を貫通する磁性体コア部を形成することができる。

【0024】

上記磁性体部は、上記非磁性体シート上に形成された内部コイルパターンから上記内部コイルパターンの線幅の１／５以上の間隔をおいて形成されることができる。

【0025】

上記磁性体は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト及びＬｉ系フェライトからなる群から選択されたいずれか一つ以上を含むことができる。

【発明の効果】

【0026】

本発明の一形態によれば、内部コイルがデカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）された構造であるが、高い結合係数を有することから、ＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）又はＤＣ−ＤＣコンバータの低電流帯域（待機モード）での効率が改善されることができる。

【0027】

また、デカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造であることから、相互誘導による影響を最小化することができるため、高電流帯域（動作モード）での効率も改善されることができる。

【図面の簡単な説明】

【0028】

【図1】本発明の一実施形態による積層アレイ電子部品の斜視図である。

【図2】図１のＩ−Ｉ’線に沿う断面図である。

【図3】本発明の一実施形態による積層アレイ電子部品の分解斜視図である。

【図4】本発明の他の実施形態による積層アレイ電子部品の分解斜視図である。

【図5】本発明の他の実施形態による積層アレイ電子部品の分解斜視図である。

【図6】本発明の他の実施形態による積層アレイ電子部品の分解斜視図である。

【図7】本発明の一実施形態による、中央部に磁性体部が形成された非磁性体層を示す図である。

【図8】本発明の一実施形態による積層アレイ電子部品の製造方法を示す工程図である。

【発明を実施するための形態】

【0029】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

【0030】

積層アレイ電子部品
以下、本発明の一実施形態による積層アレイ電子部品を説明するにあたり、特に、積層型インダクタアレイを例に挙げて説明するが、これに制限されない。

【0031】

図１は本発明の一実施形態による積層アレイ電子部品の斜視図であり、図２は図１のＩ−Ｉ’線に沿う断面図である。

【0032】

図１及び図２を参照すると、本発明の一実施形態による積層アレイ電子部品１００は、セラミック本体１１０、上記セラミック本体１１０の内部に配置された複数の内部コイル部１２０、上記セラミック本体１１０の幅方向の両側面に配置された入力端子１３１、１３２及び出力端子１４１、１４２を含む。

【0033】

セラミック本体１１０は、六面体状であれば良い。本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１に表示されたＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。

【0034】

セラミック本体１１０は複数の磁性体層又は非磁性体層が焼結された状態で、隣接する磁性体層又は非磁性体層間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いなくては確認できない程度に一体化されることができる。

【0035】

セラミック本体１１０の内部に形成された複数の内部コイル部１２０は、互いに電気的に接続されない第１の内部コイル部１２１及び第２の内部コイル部１２２を含むことができる。第１の内部コイル部１２１及び第２の内部コイル部１２２は、ビア電極によって連結されず、非磁性体層１１１によって絶縁される。このように、上記セラミック本体１１０の内部に、第１の内部コイル部１２１及び第２の内部コイル部１２２が電気的に相互連結されずに個別の内部コイル部として配置されるため、アレイ（Ａｒｒａｙ）型電子部品を形成することができる。

【0036】

図３〜図６は、本発明の一実施形態による積層アレイ電子部品の分解斜視図である。

【0037】

図３を参照すると、第１の内部コイル部１２１及び第２の内部コイル部１２２は、複数の非磁性体層１１１上に形成された内部コイルパターン１２５がビア電極（図示せず）によって連結されて形成されることができる。

【0038】

第１の内部コイル部１２１及び第２の内部コイル部１２２は、上記セラミック本体１１０の幅方向の一側面に露出する第１の引出部１２８、及び上記セラミック本体１１０の幅方向の他側面に露出する第２の引出部１２９をそれぞれ有する。

【0039】

第１の内部コイル部１２１及び第２の内部コイル部１２２の第１の引出部１２８はセラミック本体１１０の幅方向の一側面に形成された入力端子１３１、１３２とそれぞれ接続され、第２の引出部１２９はセラミック本体１１０の他側面に形成された出力端子１４１、１４２とそれぞれ接続される。

【0040】

第１の内部コイル部１２１と第２の内部コイル部１２２は、回転方向が逆のデカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造であれば良い。

【0041】

例えば、入力端子１３１と接続する第１の内部コイル部１２１の第１の引出部１２８から出力端子１４１と接続する第１の内部コイル部１２１の第２の引出部１２９への回転方向が反時計回りであり、入力端子１３２と接続する第２の内部コイル部１２２の第１の引出部１２８から出力端子１４２と接続する第２の内部コイル部１２２の第２の引出部１２９への回転方向が時計回りであれば良い。

【0042】

この際、上記第１の内部コイル部１２１及び第２の内部コイル部１２２を形成する内部コイルパターン１２５が非磁性体層１１１に形成されることにより結合係数を向上させることができ、結合係数が向上すると、デカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造であっても高電流帯域での効率のみならず低電流帯域での効率も改善することができる。

【0043】

上記非磁性体層１１１はガラスを含み、上記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含むことができる。

【0044】

上記内部コイルパターン１２５は、導電性金属を含む導電性ペーストを印刷して形成されることができる。上記導電性金属は、電気伝導度に優れた金属であれば特に制限されず、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）又は白金（Ｐｔ）等の単独型又は混合型であれば良い。

【0045】

第１の内部コイル部１２１及び第２の内部コイル部１２２の上部及び下部には、複数の磁性体層が積層されて形成された上部カバー層１１５及び下部カバー層１１６が配置されることができる。

【0046】

磁性体を含む上部及び下部カバー層１１５、１１６を形成することにより、インダクタンスを増加させることができる。

【0047】

図４を参照すると、内部コイルパターン１２５が形成された非磁性体層１１１以外に内部コイルパターン１２５が形成されていない非磁性体層１１１がさらに含まれることができる。

【0048】

内部コイルパターン１２５が形成されていない非磁性体層１１１を第１の内部コイル部１２１又は第２の内部コイル部１２２に隣接して積層させることにより、第１の内部コイル部１２１及び第２の内部コイル部１２２間のインダクタンス偏差を減らすことができる。

【0049】

図５を参照すると、内部コイルパターン１２５が形成された非磁性体層１１１の中央部に磁性体部１１２が配置されることができる。

【0050】

非磁性体層１１１の中央部に磁性体部１１２を形成することにより、インダクタンスを容易に具現することができる。

【0051】

上記磁性体部１１２は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト、Ｌｉ系フェライト等の公知のフェライトを含むことができる。

【0052】

内部コイルパターン１２５が形成された非磁性体層１１１の中央部に磁性体部１１２を形成し、これを連続的に積層させて、内部コイル部１２０を貫通する磁性体コア部を形成することができる。

【0053】

図６を参照すると、内部コイルパターン１２５が形成された非磁性体層１１１以外に内部コイルパターン１２５が形成されていない非磁性体層１１１の中央部にも磁性体部１１２が形成されることができる。

【0054】

図７は、本発明の一実施形態による、中央部に磁性体部が形成された非磁性体層を示す図である。

【0055】

図７を参照すると、非磁性体層１１１の中央部に形成された磁性体部１１２は、上記非磁性体層１１１上に形成された内部コイルパターン１２５から上記内部コイルパターン１２５の線幅Ｗ１の１／５以上の間隔をおいて形成されることができる。

【0056】

即ち、上記磁性体部１１２と上記内部コイルパターン１２５との間隔Ｗ２は、上記内部コイルパターン１２５の線幅Ｗ１の１／５以上であれば良い。

【0057】

上記磁性体部１１２が内部コイルパターン１２５の線幅Ｗ１の１／５未満の間隔をおいて形成される場合は、第１及び第２の内部コイル部１２１、１２２の結合係数が低下する可能性がある。

【0058】

下記表１は、内部コイルパターンを全て磁性体層上に形成したデカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造の第１及び第２の内部コイル部（比較例）及び本発明の一実施形態による図３〜６の結合係数を示すものである。

【0059】

【表1】

【0060】

上記表１から分かるように、内部コイル部が磁性体層に形成された比較例は結合係数が０．３２であるのに対し、内部コイル部が非磁性体層に形成された図３〜図６の本発明の実施形態は結合係数が０．８４〜０．８８と顕著に増加した。したがって、デカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造であっても、低電流帯域でも効率が改善されることができる。

【0061】

積層アレイ電子部品の製造方法
図８は、本発明の一実施形態による積層アレイ電子部品の製造方法を示す工程図である。

【0062】

図８を参照すると、まず、複数の非磁性体シートを製造することができる。

【0063】

非磁性体シートに用いられる非磁性体はガラスを含み、上記ガラスは亜鉛（Ｚｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、珪素（Ｓｉ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ビスマス（Ｂｉ）及びホウ素（Ｂ）からなる群から選択されたいずれか一つ以上を含むことができる。

【0064】

上記非磁性体、バインダー（ｂｉｎｄｅｒ）、可塑剤及び溶媒等を混合して形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布し乾燥して複数の非磁性体シートを製造することができる。

【0065】

次に、上記非磁性体シート上に内部コイルパターン１２５を形成することができる。

【0066】

上記内部コイルパターン１２５は、導電性金属を含む導電性ペーストを非磁性体シート上に印刷工法等で塗布して形成されることができる。

【0067】

上記導電性金属は、電気伝導度に優れた金属であれば特に制限されず、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）又は白金（Ｐｔ）等の単独型又は混合型であれば良い。

【0068】

導電性ペーストの印刷方法としてはスクリーン印刷法又はグラビア印刷法等を用いることができるが、本発明はこれに限定されるものではない。

【0069】

次に、上記内部コイルパターン１２５が形成された非磁性体シートを積層して、内部に複数の内部コイル部１２０を含むセラミック本体１１０を形成することができる。

【0070】

セラミック本体１１０の内部に形成される複数の内部コイル部１２０は、互いに電気的に接続されない第１の内部コイル部１２１及び第２の内部コイル部１２２を含むことができる。

【0071】

第１の内部コイル部１２１及び第２の内部コイル部１２２は、複数の非磁性体シート上に形成された内部コイルパターン１２５がビア電極（図示せず）によって電気的に接続されて形成されることができる。

【0072】

第１の内部コイル部１２１及び第２の内部コイル部１２２は、上記セラミック本体１１０の幅方向の一側面に露出する第１の引出部１２８、及び上記セラミック本体１１０の幅方向の他側面に露出する第２の引出部１２９をそれぞれ有する。

【0073】

第１の内部コイル部１２１と第２の内部コイル部１２２は、回転方向が逆のデカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造であれば良い。

【0074】

この際、内部コイルパターン１２５を非磁性体シートに形成し、内部コイルパターン１２５が形成された非磁性体シートを積層して上記第１の内部コイル部１２１及び第２の内部コイル部１２２を形成することにより結合係数を向上させることができ、結合係数が向上すると、デカップリング（Ｄｅ−ｃｏｕｐｌｉｎｇ）構造であっても高電流帯域での効率のみならず低電流帯域での効率も改善することができる。

【0075】

内部コイルパターン１２５が形成された非磁性体シート以外に内部コイルパターン１２５が形成されていない非磁性体シートをさらに積層することができる。

【0076】

内部コイルパターン１２５が形成されていない非磁性体シートを第１の内部コイル部１２１又は第２の内部コイル部１２２に隣接して積層させることにより、第１の内部コイル部１２１及び第２の内部コイル部１２２間のインダクタンス偏差を減らすことができる。

【0077】

また、内部コイルパターン１２５が形成された非磁性体シートの中央部に磁性体部１１２を形成することができる。

【0078】

非磁性体シートの中央部に磁性体部１１２を形成することにより、インダクタンスを容易に具現することができる。

【0079】

上記磁性体部１１２は、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト、Ｌｉ系フェライト等の公知のフェライトを含むことができる。

【0080】

内部コイルパターン１２５が形成された非磁性体シートの中央部に磁性体部１１２を形成し、これを連続的に積層させて、内部コイル部１２０を貫通する磁性体コア部を形成することができる。

【0081】

内部コイルパターン１２５が形成された非磁性体シート以外に内部コイルパターン１２５が形成されていない非磁性体シートの中央部にも磁性体部１１２を形成することができる。

【0082】

非磁性体シートの中央部に形成された磁性体部１１２は、上記非磁性体シート上に形成された内部コイルパターン１２５から上記内部コイルパターン１２５の線幅Ｗ１の１／５以上の間隔をおいて形成されることができる。

【0083】

即ち、上記磁性体部１１２と上記内部コイルパターン１２５との間隔Ｗ２は、上記内部コイルパターン１２５の線幅Ｗ１の１／５以上であれば良い。

【0084】

上記磁性体部１１２が内部コイルパターン１２５の線幅Ｗ１の１／５未満の間隔をおいて形成される場合は、第１及び第２の内部コイル部１２１、１２２の結合係数が低下する可能性がある。

【0085】

内部コイルパターン１２５が形成された非磁性体シートを積層した後、その上部及び下部に複数の磁性体シートを積層して、磁性体を含む上部カバー層１１５及び下部カバー層１１６を形成することができる。

【0086】

磁性体を含む上部及び下部カバー層１１５、１１６を形成することにより、インダクタンスを増加させることができる。

【0087】

次に、上記セラミック本体１１０の幅方向の一側面に、上記第１の内部コイル部１２１及び第２の内部コイル部１２２のそれぞれの第１の引出部１２８と接続する複数の入力端子１３１、１３２を形成し、上記セラミック本体１１０の幅方向の他側面に、上記第１の内部コイル部１２１及び第２の内部コイル部１２２のそれぞれの第２の引出部１２９と接続する複数の出力端子１４１、１４２を形成することができる。

【0088】

上記入力端子１３１、１３２及び出力端子１４１、１４２は、電気伝導性に優れた金属を含んで形成され、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）又は銀（Ａｇ）等の単独又はこれらの合金等で形成されることができる。

【0089】

入力端子１３１、１３２及び出力端子１４１、１４２を形成する方法としては、入力端子１３１、１３２及び出力端子１４１、１４２の形状によってプリンティング法のみならずディッピング（ｄｉｐｐｉｎｇ）法等も行うことができる。

【0090】

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

【符号の説明】

【0091】

１００ 積層アレイ電子部品
１２０ 内部コイル部
１１０ セラミック本体
１２１、１２２ 第１及び第２の内部コイル部
１１１ 非磁性体層
１２５ 内部コイルパターン
１１２ 磁性体部
１２８ 第１の引出部
１１５ 上部カバー層
１２９ 第２の引出部
１１６ 下部カバー層
１３１、１３２ 入力端子
１４１、１４２出力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】