特開 2015-198370 ΔΣＤ／Ａコンバータおよびそれを用いた信号処理回路および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-198370(P2015-198370A)

(43)【公開日】2015年11月9日

(54)【発明の名称】ΔΣＤ／Ａコンバータおよびそれを用いた信号処理回路および電子機器

(51)【国際特許分類】

   H03M 3/02 20060101AFI20151013BHJP

   H03M 1/08 20060101ALI20151013BHJP

【ＦＩ】

   H03M3/02

   H03M1/08 B

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

【全頁数】12

(21)【出願番号】特願2014-75757(P2014-75757)

(22)【出願日】2014年4月1日

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】伊藤 謹司

【テーマコード（参考）】

5J022

5J064

【Ｆターム（参考）】

5J022AB01

5J022BA02

5J022CA07

5J064AA01

5J064BA03

5J064BB07

5J064BC07

5J064BC12

(57)【要約】

【課題】信号処理回路全体としてのＳ／Ｎ比を改善可能なΔΣＤ／Ａコンバータを提供する。
【解決手段】ΔΣＤ／Ａコンバータ１００は、デジタル入力データＤ_ＩＮをアナログ出力信号Ｖ_ＯＵＴに変換する。ΔΣ変調器１２は、デジタル入力データＤ_ＩＮ’をΔΣ変調し、第１データＳ１を生成する。デジタルフィルタ１６は、第１データＳ１を平滑化し、第２データＳ２を生成する。スイッチドキャパシタ型のＤ／Ａコンバータ２２は、第２データＳ２をアナログ出力信号Ｖ_ＯＵＴに変換する。
【選択図】図３

【特許請求の範囲】

【請求項1】

デジタル入力データをアナログ出力信号に変換するΔΣＤ／Ａコンバータであって、
前記デジタル入力データをΔΣ変調し、第１データを生成するΔΣ変調器と、
前記第１データを平滑化し、第２データを生成するデジタルフィルタと、
前記第２データを前記アナログ出力信号に変換するＤ／Ａコンバータと、
を備えることを特徴とするΔΣＤ／Ａコンバータ。

【請求項2】

前記デジタルフィルタは、アクティブ状態、非アクティブ状態が切りかえ可能に構成され、非アクティブ状態において前記第１データをそのまま前記第２データとして出力可能に構成され、
前記ΔΣ変調器は出力段に設けられた量子化器を含み、前記量子化器は、その階調数が前記デジタルフィルタの状態に応じて変更可能に構成されることを特徴とする請求項１に記載のΔΣＤ／Ａコンバータ。

【請求項3】

前記デジタルフィルタは、各段の係数が１であるｋ段のＦＩＲデジタルフィルタを含むことを特徴とする請求項１または２に記載のΔΣＤ／Ａコンバータ。

【請求項4】

前記ＦＩＲデジタルフィルタの段数は切りかえ可能であることを特徴とする請求項３に記載のΔΣＤ／Ａコンバータ。

【請求項5】

前記ΔΣＤ／Ａコンバータの後段には、選択可能な複数のアナログ信号の経路が設けられており、
前記デジタルフィルタは、選択された経路に応じて、その動作が切りかえ可能に構成されることを特徴とする請求項１から４のいずれかに記載のΔΣＤ／Ａコンバータ。

【請求項6】

前記ΔΣ変調器の前段に設けられ、前記デジタル入力データの振幅を微調節する振幅微調節部をさらに備えることを特徴とする請求項１から５のいずれかに記載のΔΣＤ／Ａコンバータ。

【請求項7】

前記デジタル入力データは、オーディオ信号であることを特徴とする請求項１から６のいずれかに記載のΔΣＤ／Ａコンバータ。

【請求項8】

デジタルオーディオ信号をアナログオーディオ信号に変換する請求項１から７のいずれかに記載のΔΣＤ／Ａコンバータと、
前記ΔΣＤ／Ａコンバータの出力信号に所定の信号処理を施すアナログ信号処理回路と、
を備えることを特徴とする信号処理回路。

【請求項9】

前記信号処理回路は、選択可能な複数のアナログ信号の経路を含み、
前記ΔΣＤ／Ａコンバータの動作が、選択された経路に応じて切りかえ可能であることを特徴とする請求項８に記載の信号処理回路。

【請求項10】

請求項８または９に記載の信号処理回路を備えることを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ΔΣＤ／Ａコンバータに関する。

【背景技術】

【0002】

デジタル信号をアナログ信号に変換するＤ／Ａコンバータとして、ΔΣＤ／Ａコンバータが知られている。図１（ａ）は、ΔΣＤ／Ａコンバータを備える信号処理回路２ｒのブロック図である。ΔΣＤ／Ａコンバータ１００ｒは、ΔΣ変調器１２、ダイナミックエレメントマッチング回路１４、Ｄ／Ａコンバータ２２を備える。ΔΣ変調器１２は、入力デジタルデータＤ_ＩＮをΔΣ変調する。Ｄ／Ａコンバータ２２は、ΔΣ変調器１２から出力される０〜ｎまでの（ｎ＋１）階調のデジタルデータを、０〜ｎに対応する（ｎ＋１）階調のアナログ電圧Ｖ_ＯＵＴを出力する。

【0003】

図１（ｂ）は、図１（ａ）に使用されるスイッチドキャパシタ型のＤ／Ａコンバータ２２の回路図である。Ｄ／Ａコンバータ２２は、ｎ個のキャパシタＣ１〜Ｃｎ、複数のスイッチＣＫ１、ＣＫ２、ＳＷ１〜ＳＷｎ、ＳＷｂ１〜ＳＷｂｎ、演算増幅器２６、キャパシタＣｉｎｔおよびＣｆを備える。ｎ個のキャパシタＣ１〜Ｃｎの容量は等しい。

【0004】

Ｄ／Ａコンバータ２２は、第１状態φ１と第２状態φ２をクロックと同期して交互に繰り返す。スイッチＣＫ１は第１状態φ１にてオン、第２状態φ２にてオフであり、スイッチＣＫ２は第２状態φ２にてオン、第１状態φ１にてオフする。

【0005】

Ｄ／Ａコンバータ２２の入力値がｘであるとき、ｎ個のスイッチＳＷ１〜ＳＷｎのうちｘ個がオン、残りの（ｎ−ｘ）個がオフされる。ｉ番目（１≦ｉ≦ｎ）の相補スイッチＳＷｂｉは対応するスイッチＳＷｉと相補的に動作する。このとき第１状態φ１において、ｘ個のキャパシタＣ１がハイレベル電圧（ＶＨ−ＶＭ）で充電され、残りの（ｎ−ｘ）個のキャパシタがローレベル電圧（ＶＬ-ＶＭ）で充電される。続く第２状態φ２において、ｎ個のキャパシタＣ１〜ＣｎがＣｉｎｔおよびＣｆと接続される。このとき電荷保存の法則によって、演算増幅器２６の出力電圧Ｖ_ＯＵＴは、選択されたスイッチＳＷの個数ｘに比例した電圧となる。

【0006】

図１（ａ）に戻る。ダイナミックエレメントマッチング回路１４は、ΔΣ変調器１２の出力データに応じて、オンすべきｘ個のスイッチＳＷを選択する。実際のＤ／Ａコンバータ２２では、容量値やスイッチのインピーダンスは均一ではない。この不均一性を排除するために、ダイナミックエレメントマッチング回路１４は、サイクリックにあるいはランダムに、使用するセル（キャパシタ、スイッチの組み合わせ）をダイナミックに切りかえる。ダイナミックエレメントマッチングは、Ｄ／Ａコンバータ２２において、ある部分に熱が集中するのを防止し、ノイズ低減にも寄与する。

【0007】

Ｄ／Ａコンバータ２２としては、スイッチドキャパシタ型に代えて、図１（ｃ）に示す電流セグメント型が用いられる場合もある。Ｄ／Ａコンバータ２２は、複数のスイッチＳＷ１〜ＳＷｎ、複数の電流源ＣＳ１〜ＣＳｎ、抵抗Ｒｉ、Ｒｆ、キャパシタＣｆ、演算増幅器２６を備える。Ｄ／Ａコンバータ２２の入力値がｘであるとき、ｎ個のスイッチＳＷ１〜ＳＷｎのうちｘ個がオン、残りの（ｎ−ｘ）個がオフされる。電流源ＣＳが生成する単位電流をＩｃとすると、抵抗Ｒｉの電圧降下は、Ｒｉ×Ｉｃ×ｘとなり、入力値ｘに比例する。演算増幅器２６は、抵抗Ｒｉの電圧を反転増幅する。演算増幅器２６の出力電圧Ｖ_ＯＵＴは、選択されたスイッチＳＷの個数ｘに比例した電圧となる。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０１２−２３６１６号公報

【非特許文献】

【0009】

【非特許文献1】Steven R. Norsworthy、「Delta-Sigma Data Converters Theory, Design, and Simulation」、IEEE PRESS、1996、ｐ．３０９−３３２，３８０−４０５

【発明の概要】

【発明が解決しようとする課題】

【0010】

Ｄ／Ａコンバータ２２の後段には、アンプなどのアナログ信号処理回路２４が設けられる。信号処理回路２ｒにおいて、ΔΣ変調器１２およびダイナミックエレメントマッチング回路１４がデジタル部１０に含まれ、Ｄ／Ａコンバータ２２およびアナログ信号処理回路２４がアナログ部２０に含まれる。

【0011】

本発明者は、図１（ａ）の信号処理回路２ｒについて検討した結果、以下の課題を認識するに至った。
図２は、図１（ａ）のΔΣＤ／Ａコンバータ１００ｒのノイズ特性を示す図である。実線はデジタル部１０のスペクトルを示す。デジタル部１０のスペクトルは、ΔΣ変調によるオーバーサンプリングおよびノイズシェーピングにより、信号帯域外にノイズ成分が押しやられる。

【0012】

図２には、デジタル部１０のノイズフロアレベルと、アナログ部２０のノイズフロアレベルが示される。一点鎖線は、デジタル部１０およびアナログ部２０を含む信号処理回路２全体のスペクトルであり、アナログ部２０のノイズフロアによって信号処理回路２全体のＳ／Ｎ比（i）は、デジタル部１０のみの理論Ｓ／Ｎ比（ii）よりも悪化してしまう。

【0013】

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信号処理回路全体としてのＳ／Ｎ比を改善可能なΔΣＤ／Ａコンバータの提供にある。

【課題を解決するための手段】

【0014】

本発明のある態様は、デジタル入力データをアナログ出力信号に変換するΔΣＤ／Ａコンバータに関する。ΔΣＤ／Ａコンバータは、デジタル入力データをΔΣ変調し、第１データを生成するΔΣ変調器と、第１データを平滑化し第２データを生成するデジタルフィルタと、第２データをアナログ出力信号に変換するＤ／Ａコンバータと、を備える。

【0015】

ΔΣ変調器により生成される第１データは、非常に高い周波数成分のピーク成分を有する。そこでデジタルフィルタによってこのピーク成分を除去してデジタル部における理論Ｓ／Ｎ比を悪化させるかわりに、第２データの振幅を大きくすることにより、アナログ部における信号振幅（Ｓ）を大きくできる。これにより、アナログ部のノイズフロアが支配的である場合に、信号処理回路全体としてみたときのＳ／Ｎ比を改善することができる。

【0016】

デジタルフィルタは、アクティブ状態、非アクティブ状態が切りかえ可能に構成され、非アクティブ状態において第１データをそのまま第２データとして出力可能に構成されてもよい。ΔΣ変調器は、その出力段に設けられた量子化器を含み、量子化器は、その階調数がデジタルフィルタの状態に応じて変更可能に構成されてもよい。
ΔΣＤ／Ａコンバータの後段のアナログ部のノイズレベルが大きい場合には、デジタルフィルタをオンし、アナログ部のノイズレベルが小さい場合には、デジタルフィルタをオフすることにより、さまざまな状況で高いＳ／Ｎ比を実現できる。

【0017】

デジタルフィルタは、各段の係数が１であるｋ段（ｋは自然数）のＦＩＲデジタルフィルタを含んでもよい。

【0018】

ＦＩＲデジタルフィルタの段数は切りかえ可能であってもよい。

【0019】

ΔΣＤ／Ａコンバータの後段には、選択可能な複数のアナログ信号の経路が設けられてもよい。デジタルフィルタは、選択された経路に応じて、その動作が切りかえ可能に構成されてもよい。

【0020】

ΔΣＤ／Ａコンバータは、ΔΣ変調器の前段に設けられ、デジタル入力データの振幅を微調節する振幅微調節部をさらに備えてもよい。
これにより、Ｄ／Ａコンバータ２２において信号歪みが発生しない範囲において、Ｄ／Ａコンバータ２２の入力データの振幅を最大とすることができ、Ｓ／Ｎ比をさらに改善できる。

【0021】

デジタル入力データは、オーディオ信号であってもよい。

【0022】

本発明の別の態様は、信号処理回路である。信号処理回路２は、デジタルオーディオ信号をアナログオーディオ信号に変換する上述のいずれかのΔΣＤ／Ａコンバータと、ΔΣＤ／Ａコンバータの出力信号に所定の信号処理を施すアナログ信号処理回路と、を備える。

【0023】

本発明の別の態様は、電子機器である。電子機器は、上述の信号処理回路を備える。

【0024】

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

【発明の効果】

【0025】

本発明のある態様によれば、Ｓ／Ｎ比を改善できる。

【図面の簡単な説明】

【0026】

【図1】図１（ａ）は、ΔΣＤ／Ａコンバータを備える信号処理回路のブロック図であり、図１（ｂ）は、図１（ａ）に使用されるスイッチドキャパシタ型のＤ／Ａコンバータの回路図であり、図１（ｃ）は、図１（ａ）に使用される電流セグメント型のＤ／Ａコンバータの回路図である。

【図2】図１（ａ）のΔΣＤ／Ａコンバータのノイズ特性を示す図である。

【図3】実施の形態に係るΔΣＤ／Ａコンバータを備える信号処理回路のブロック図である。

【図4】図４（ａ）は、ΔΣ変調器の構成例を、図４（ｂ）は、デジタルフィルタの構成例を示す図である。

【図5】図５（ａ）は、Ｄ／Ａコンバータの入力データが示すアナログ信号の波形図であり、図５（ｂ）は、デジタルフィルタの入出力特性を示す波形図である。

【図6】図３の信号処理回路の出力電圧の波形図である。

【図7】図３の信号処理回路のノイズ特性を示す図である。

【図8】第１変形例に係る信号処理回路のブロック図である。

【図9】信号処理回路を備える電子機器のブロック図である。

【発明を実施するための形態】

【0027】

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0028】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

【0029】

図３は、実施の形態に係るΔΣＤ／Ａコンバータ１００を備える信号処理回路２のブロック図である。信号処理回路２は、ΔΣＤ／Ａコンバータ１００およびアナログ信号処理回路２４を備える。ΔΣＤ／Ａコンバータ１００は、入力端子ＩＮに入力されたデジタル入力データＤ_ＩＮをアナログ出力電圧Ｖ_ＯＵＴに変換する。アナログ信号処理回路２４は、ΔΣＤ／Ａコンバータ１００の出力電圧Ｖ_ＯＵＴに所定の信号処理を施し、出力端子ＯＵＴから信号処理後のアナログ信号Ｓ_ＯＵＴを出力する。以下では、理解の容易化のため、入力データＤ_ＩＮはオーディオ信号であり、信号処理回路２がオーディオ信号処理回路であるものとして説明する。

【0030】

入力データＤ_ＩＮは、たとえば１６ビット、４８ｋＨｚでサンプリングされたオーディオ波形をあらわす。

【0031】

ΔΣＤ／Ａコンバータ１００は、ΔΣ変調器１２、ダイナミックエレメントマッチング回路１４、Ｄ／Ａコンバータ２２に加えて、デジタルフィルタ１６および振幅微調節部１８を備える。振幅微調節部１８、ΔΣ変調器１２、デジタルフィルタ１６、ダイナミックエレメントマッチング回路１４がデジタル部１０を構成し、Ｄ／Ａコンバータ２２およびアナログ信号処理回路２４がアナログ部２０を構成する。

【0032】

ΔΣ変調器１２、ダイナミックエレメントマッチング回路１４、Ｄ／Ａコンバータ２２は、図１（ａ）を参照して説明した通りである。スイッチドキャパシタ型のＤ／Ａコンバータ２２にはｎ個の入力タップが設けられている。たとえばｎ＝１６あるいは３２であってもよい。

【0033】

振幅微調節部１８は、入力デジタルデータＤ_ＩＮを受け、その値に利得βを乗算して振幅を微調節する。振幅微調節部１８については後述する。

【0034】

ΔΣ変調器１２は、前段の振幅微調節部１８を経た入力デジタルデータＤ_ＩＮ’をΔΣ変調し、第１データＳ１を生成する。具体的にはΔΣ変調器１２は、入力デジタルデータＤ_ＩＮ’をオーバーサンプリングし、ΔΣ変調して、０〜ｍの（ｍ＋１）階調の第１データＳ１を生成する。図１（ａ）の信号処理回路２ｒでは、ｍ＝ｎであったのに対して、本実施の形態では、ｍ＜ｎに定められる。

【0035】

デジタルフィルタ１６は、第１データＳ１を平滑化し、第２データＳ２を生成する。デジタルフィルタ１６の出力は０〜ｎの（ｎ＋１）階調である。

【0036】

スイッチドキャパシタ型のＤ／Ａコンバータ２２は、デジタルフィルタ１６から出力される第２データＳ２を、第２データＳ２に対応する（ｎ＋１）階調のアナログ出力電圧Ｖ_ＯＵＴに変換する。Ｄ／Ａコンバータ２２とデジタルフィルタ１６の間にはダイナミックエレメントマッチング回路１４が挿入され、Ｄ／Ａコンバータ２２のセルをダイナミックに切りかえる。

【0037】

Ｄ／Ａコンバータ２２は図１（ｂ）のように構成できる。なおＤ／Ａコンバータ２２はシングルエンド形式であってもよいし、差動形式であってもよい。

【0038】

図４（ａ）は、ΔΣ変調器１２の構成例を、図４（ｂ）は、デジタルフィルタ１６の構成例を示す。ΔΣ変調器１２は、加算器３０＿１〜３０＿４、積分器３２＿１〜３２＿３、量子化器３４、Ｄ／Ａコンバータ３６を備える。ΔΣ変調器１２の構成は一般的なものであるため説明を省略する。量子化器３４は、その入力値を、０〜ｍの（ｍ＋１）階調で量子化する。なおΔΣ変調器１２の次数は特に限定されない。

【0039】

図４（ｂ）のデジタルフィルタ１６は、複数の遅延素子（レジスタ）ｄ１〜ｄｋと、複数の加算器４０＿１〜４０＿ｋを備え、各ステージの係数が１であるＦＩＲ型のローパスフィルタである。ｉ番目（１≦ｉ≦ｋ）の遅延素子ｄｉはその入力を１クロック分遅延する。ｉ番目（１≦ｉ≦ｋ）の加算器４０＿（ｉ−１）は、（ｉ−１）番目の加算器４０＿（ｉ−１）の出力と、ｉ番目の遅延素子ｄｉの出力を加算する。たとえばｋは３〜４程度であってもよい。

【0040】

上述の量子化器３４の階調数ｍは、α×ｍ≦ｎとなるように定められる。αは、デジタルフィルタ１６の利得である。デジタル部１０の理論Ｓ／Ｎ比をなるべく高くするためには、ｋはα×ｍ≦ｎを満たす範囲で最大とすることが望ましい。
ｍ＝ｍａｘ（ｎ／α）
ｍａｘ（ｘ）は、ｘを超えない最大の整数を表す。

【0041】

デジタルフィルタ１６がｋ段で構成されるとき、その利得αの最大値はｋとみなすことができる。そこで、
ｍ＝ｍａｘ（ｎ／ｋ）
となるようにｍを定めてもよい。一例として、ｎ＝１６、ｋ＝３であるとき、ｍ＝５となる。

【0042】

図５（ａ）は、Ｄ／Ａコンバータ２２の入力データが示すアナログ信号の波形図であり、図５（ｂ）は、デジタルフィルタ１６の入出力特性を示す波形図である。なお本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは強調されている。Ｄ／Ａコンバータ２２の出力電圧Ｖ_ＯＵＴは、Ｄ／Ａコンバータ２２の出力段のキャパシタＣｆによって平滑化されるため、図５（ａ）の波形よりも滑らかな波形となる。

【0043】

図５（ｂ）の上段は、図５（ａ）の破線で囲まれる波形に対応してデジタルフィルタ１６に入力される（ｋ＋１）階調の第１データＳ１をα倍したデータＳ１’を示し、下段は第２データＳ２を示す。デジタルフィルタ１６により、第１データＳ１に含まれる急峻なピークがカットされ、平滑化される。つまりデジタルフィルタ１６によって、第２データＳ２の実効的な階調数が、（ｎ＋１）階調から、（ｎ＋１−ｐ）階調に減少する。ｐは整数であり、たとえばｐ＝１のとき、１７階調が１６階調となる。

【0044】

図３に戻る。振幅微調節部１８は、入力デジタルデータＤ_ＩＮに係数βを乗算する。係数βは、デジタルフィルタ１６から出力される第２データＳ２の最大値が、ｎを超えない範囲でなるべく大きな値に設定される。
デジタルフィルタ１６の利得αが実質的に整数の精度を有するのに対して、振幅微調節部１８の利得βは、小数の精度を有する。

【0045】

以上が信号処理回路２の構成である。続いてその動作を説明する。

【0046】

図６は、図３の信号処理回路２の出力電圧の波形図である。図６には、比較のために図１の信号処理回路２ｒの出力電圧を、一点鎖線（ii）で併せて示す。

【0047】

はじめに一点鎖線（ii）を参照する。図１の信号処理回路２ｒでは、Ｄ／Ａコンバータ２２の入力がピークを有していた。したがって、このピークがＤ／Ａコンバータ２２の最大階調ｎに収まるように信号振幅が制約されていた。

【0048】

これに対して、図３の信号処理回路２によれば、デジタルフィルタ１６を設けたことにより、実線（i）で示すように、Ｄ／Ａコンバータ２２の入力からピークが除去されることとなる。そしてピークが除去された分、デジタルフィルタ１６の利得αおよび振幅微調節部１８の利得βを最適化することにより、Ｄ／Ａコンバータ２２の入力の振幅を、最大階調ｎを超えない範囲で大きくし、アナログ部２０を伝搬する信号成分を大きくしている。
デジタルフィルタ１６によって、１階調分のピークをカットしたとすれば、信号成分の振幅を、最大でｎ／（ｎ−１）倍、大きくすることができる。これにより、アナログ部２０におけるノイズ成分が同じである場合に、ノイズ成分に対する信号成分を大きくできるため、Ｓ／Ｎ比を改善できる。

【0049】

図７は、図３の信号処理回路２のノイズ特性を示す図である。実線（i）が図３の信号処理回路２の特性であり、破線（ii）は図１の信号処理回路２ｒのノイズ特性を示す。実線（i）では、信号成分が大きくなったことにより、同じノイズレベルに対してＳ／Ｎ比を改善することができる。

【0050】

一例として、デジタル部１０の理論Ｓ／Ｎ比が１０２［ｄＢ］、ノイズレベルが−９８．１［ｄＢ］であるとする。この場合、図１の信号処理回路２ｒにおいて、アナログ部２０に入力される信号レベルが−２．１［ｄＢｖ］であるすれば、Ｓ／Ｎ比は９６ｄＢとなる。
これに対して図３の信号処理回路２においては、デジタル部１０の理論Ｓ／Ｎ比は、９８［ｄＢ」と悪化する。しかしながら、アナログ部２０に入力される信号レベルが−０．８［ｄＢｖ］と大きくなるため、信号処理回路２全体としてみたときのＳ／Ｎ比は９７．３[ｄＢ]となり、図１に比べて１．３ｄＢ改善することができる。

【0051】

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

【0052】

（第１変形例）
図８は、第１変形例に係る信号処理回路２ａのブロック図である。信号処理回路２ａにおいて、ΔΣＤ／Ａコンバータ１００ａの後段のアナログ部２０のアナログ信号処理回路２４ａは、切りかえ可能な複数の経路を有する。

【0053】

たとえばアナログ信号処理回路２４ａは、ミキサ回路２７、セレクタ２８およびドライバ２９を含む。ミキサ回路２７は、ΔΣＤ／Ａコンバータ１００の出力信号に、別のアナログオーディオ信号Ｓ_ＥＸＴをミキシングする。セレクタ２８は、ミキサ回路２７を経た信号と、Ｄ／Ａコンバータ２２の出力の一方を選択する。ドライバ２９は、セレクタ２８の出力信号を処理する。

【0054】

ミキサ回路２７を含まない信号経路と、ミキサ回路２７を含む信号経路は、異なるノイズレベルを有し、前者のノイズレベルの方が小さくなる。アナログ信号処理回路２４のノイズレベルが小さい場合には、デジタルフィルタ１６によりピークカットすることによるデジタル部１０の理論Ｓ／Ｎ比の劣化の影響が顕著となる。

【0055】

そこで信号処理回路２ａは、図３の信号処理回路２の状態と、図１の信号処理回路２ｒの状態が切りかえ可能に構成される。具体的には、デジタルフィルタ１６ａはアクティブ状態、非アクティブ状態が切りかえ可能である。非アクティブ状態においてデジタルフィルタ１６ａは、第１データＳ１をそのまま第２データＳ２として出力可能となっている。たとえばデジタルフィルタ１６ａは上述のデジタルフィルタ１６と、セレクタ１７を含む。セレクタ１７は、アクティブ状態においてデジタルフィルタ１６の出力を選択し、非アクティブ状態においてΔΣ変調器１２の出力を選択する。

【0056】

なおデジタルフィルタ１６ａの構成は図８のそれには限定されない。たとえば図４（ｂ）のＦＩＲフィルタの段数を切りかえ可能に構成とし、その段数が１のときに、非アクティブとなるように構成してもよい。

【0057】

また、ΔΣ変調器１２の出力段の量子化器３４は、その階調数がデジタルフィルタ１６ａの状態と連動して変更可能に構成される。すなわちデジタルフィルタ１６ａが非アクティブであるとき量子化器３４の階調は０〜ｎであり、アクティブであるとき量子化器３４の階調は０〜ｍである。

【0058】

振幅微調節部１８の利得βもデジタルフィルタ１６ａの状態と連動して変更可能であってもよい。たとえば利得βは、デジタルフィルタ１６ａが非アクティブのとき１であってもよい。

【0059】

以上が信号処理回路２ａの構成である。いま、ミキサ回路２７を含む経路のノイズレベルが−９８．１［ｄＢｖ］であり、ミキサ回路２７を含まない経路のノイズレベルが−１０１．１［ｄＢｖ］であるとする。

【0060】

ミキサ回路２７を含む経路が選択されるとき、デジタルフィルタ１６ａはアクティブとなり、量子化器３４の階調数はｍとなる。これにより、実施の形態と同様に、信号処理回路２ａ全体のＳ／Ｎ比は、９７．３［ｄＢ］となり、デジタルフィルタ１６ａを非アクティブとしたときのＳ／Ｎ比９６［ｄＢ］に比べて改善される。

【0061】

一方、ミキサ回路２７を含まない経路が選択されるとき、デジタルフィルタ１６ａをアクティブ状態、量子化器３４の階調数をｍとして、図３と同様に動作させた場合、信号処理回路２ａ全体のＳ／Ｎ比は、９８［ｄＢ］となる。これに対して、デジタルフィルタ１６ａを非アクティブ状態、量子化器３４の階調数をｎとして、図１と同様に動作させた場合、信号処理回路２ａ全体のＳ／Ｎ比は９９[ｄＢ]となる。

【0062】

この変形例によれば、デジタルフィルタ１６およびΔΣ変調器１２の動作を切りかえ可能とすることにより、アナログ部２０のノイズレベルが異なる様々な状況において、高いＳ／Ｎ比を実現できる。

【0063】

（第２変形例）
実施の形態では、デジタルフィルタ１６の利得αが実質的に整数の精度を有し、振幅微調節部１８の利得βが小数の精度を有する場合を説明したが本発明はそれに限定されない。デジタルフィルタ１６がＦＩＲフィルタである場合に、各段の係数を小数の精度とすることで、利得αを小数の精度とすることができる。この場合、振幅微調節部１８は省略してもよい。またデジタルフィルタ１６はＦＩＲフィルタには限定されず、その他のフィルタであってもよい。

【0064】

（第３変形例）
デジタルフィルタ１６の利得α、言い換えればＦＩＲフィルタの段数ｋを複数の値で切りかえ可能とし、それに応じてΔΣ変調器１２の量子化器３４の階調数ｍを切りかえ可能としてもよい。これにより、さらに柔軟なＳ／Ｎ比改善が可能となる。

【0065】

（第４変形例）
実施の形態では、Ｄ／Ａコンバータ２２がスイッチドキャパシタ型である場合を説明したが、本発明はそれには限定されない。たとえばＤ／Ａコンバータ２２は、図１（ｃ）に示す電流セグメント型のＤ／Ａコンバータであってもよい。すなわち、Ｄ／Ａコンバータ２２は、等しく重み付けされた複数の回路要素を含み、選択される回路要素の個数に応じた電圧もしくは電流を出力する形式であればよい。

【0066】

（用途）
最後に、信号処理回路２の用途を説明する。図９は、信号処理回路２を備える電子機器５００のブロック図である。電子機器５００は、たとえば携帯電話端末、タブレット端末、オーディオプレイヤや、オーディオコンポーネント、カーオーディオシステムなど、オーディオ再生機能を有する機器である。電子機器５００は、信号処理回路２に加えて、オーディオソース５０２、電気音響変換素子５０４を備える。オーディオソース５０２は、デジタルオーディオ信号Ｄ_ＩＮを生成する。

【0067】

信号処理回路２は、ΔΣＤ／Ａコンバータ１００およびアナログ信号処理回路２４を含む。アナログ信号処理回路２４は、ドライバ２９およびアナログフィルタ５０６を含む。
ΔΣＤ／Ａコンバータ１００は、デジタルオーディオ信号Ｄ_ＩＮを受けアナログオーディオ信号Ｖ_ＯＵＴに変換する。アナログ信号処理回路２４のドライバ２９は、アナログオーディオ信号Ｖ_ＯＵＴにもとづいてスピーカやヘッドホンなどの電気音響変換素子５０４を駆動する。フィルタ５０６は、ドライバ２９の出力信号から、ノイズを除去する。

【0068】

このように信号処理回路２に電子機器５００を利用することにより、Ｓ／Ｎ比の高い高音質なオーディオ再生が可能となる。

【0069】

信号処理回路２の処理対象はオーディオ信号には限定されず、またその用途はオーディオ再生機能を有する電子機器には限定されない。たとえば信号処理回路２は高Ｓ／Ｎ比の信号処理を実現できることから、高精度が要求される測定器などにも利用できる。

【0070】

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【符号の説明】

【0071】

１００…ΔΣＤ／Ａコンバータ、２…信号処理回路、１０…デジタル部、１２…ΔΣ変調器、１４…ダイナミックエレメントマッチング回路、１６…デジタルフィルタ、１８…振幅微調節部、２０…アナログ部、２２…Ｄ／Ａコンバータ、２４…アナログ信号処理回路、２６…演算増幅器、２７…ミキサ回路、２８…セレクタ、２９…ドライバ、３０…加算器、３２…積分器、３４…量子化器、３６…Ｄ／Ａコンバータ、Ｓ１…第１データ、Ｓ２…第２データ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】