特開 2015-201612 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-201612(P2015-201612A)

(43)【公開日】2015年11月12日

(54)【発明の名称】積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板

(51)【国際特許分類】

   H01G 4/232 20060101AFI20151016BHJP

   H01G 2/06 20060101ALI20151016BHJP

   H01G 4/30 20060101ALI20151016BHJP

【ＦＩ】

   H01G4/12 352

   H01G1/035 C

   H01G4/30 301B

   H01G4/30 301C

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

【全頁数】13

(21)【出願番号】特願2014-151545(P2014-151545)

(22)【出願日】2014年7月25日

(31)【優先権主張番号】10-2014-0039816

(32)【優先日】2014年4月3日

(33)【優先権主張国】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100088605

【弁理士】

【氏名又は名称】加藤 公延

(74)【代理人】

【識別番号】100166420

【弁理士】

【氏名又は名称】福川 晋矢

(72)【発明者】

【氏名】イ・ジョン・ホ

(72)【発明者】

【氏名】キム・ド・ヨン

(72)【発明者】

【氏名】キム・チャン・フン

(72)【発明者】

【氏名】パク・ミュン・チョン

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC02

5E001AC03

5E001AF03

5E001AF06

5E082AB03

5E082BC40

5E082CC03

5E082EE04

5E082FF05

5E082FG04

5E082FG26

5E082GG10

5E082GG28

(57)【要約】

【課題】本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板に関する。
【解決手段】本発明の一実施形態は、厚さ方向に対向する上面及び下面、長さ方向に対向する第１端面及び第２端面を有し、幅より厚さが大きいセラミック本体と、上記第１端面のうち上記上面と隣接する所定の領域が露出するように上記第１端面に配置される第１外部電極と、上記第２端面のうち上記上面と隣接する所定の領域が露出するように上記第２端面に配置される第２外部電極と、上記セラミック本体内に上記セラミック本体の幅方向に積層されて配置され、上記第１外部電極及び第２外部電極とそれぞれ連結される第１内部電極及び第２内部電極と、を含む積層セラミックキャパシタを提供することができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

厚さ方向に対向する上面及び下面、長さ方向に対向する第１端面及び第２端面を有し、幅より厚さが大きいセラミック本体と、
前記第１端面のうち前記上面と隣接する所定の領域が露出するように前記第１端面に配置される第１外部電極と、
前記第２端面のうち前記上面と隣接する所定の領域が露出するように前記第２端面に配置される第２外部電極と、
前記セラミック本体内に前記セラミック本体の幅方向に積層されて配置され、前記第１外部電極及び第２外部電極とそれぞれ連結される第１内部電極及び第２内部電極と、を含む積層セラミックキャパシタ。

【請求項2】

前記第１内部電極は第１メイン電極部、及び前記第１メイン電極部と連結されて前記第１端面に引出される第１リード部を含み、前記第２内部電極は第２メイン電極部、及び前記第２メイン電極部と連結されて前記第２端面に引出される第２リード部を含み、前記第１リード部及び第２リード部の幅は前記第１メイン電極部及び第２メイン電極部の幅より狭い、請求項１に記載の積層セラミックキャパシタ。

【請求項3】

前記第１内部電極は前記第１端面に露出する第１リード部を含み、前記第２内部電極は前記第２端面に露出する第２リード部を含み、前記第１リード部の前記第１端面に露出した領域の長さと前記第２リード部の前記第１端面に露出した領域の長さは、前記セラミック本体の厚さの２／５以下である、請求項１に記載の積層セラミックキャパシタ。

【請求項4】

前記第１外部電極及び第２外部電極は前記セラミック本体の下面に延長したバンド部を含む、請求項１に記載の積層セラミックキャパシタ。

【請求項5】

前記第１内部電極及び第２内部電極は前記セラミック本体の実装面に垂直に配置された、請求項１に記載の積層セラミックキャパシタ。

【請求項6】

前記積層セラミックキャパシタの重心は前記セラミック本体の重心より下側に位置する、請求項１に記載の積層セラミックキャパシタ。

【請求項7】

前記第１及び第２端面に配置された第１及び第２外部電極の高さは前記セラミック本体の厚さの１／２以下である、請求項１に記載の積層セラミックキャパシタ。

【請求項8】

上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設けられた積層セラミックキャパシタと、を含み、
前記積層セラミックキャパシタは、厚さ方向に対向する上面及び下面、長さ方向に対向する第１端面及び第２端面を有し、幅より厚さが大きいセラミック本体と、前記第１端面のうち前記上面と隣接する所定の領域が露出するように前記第１端面に配置される第１外部電極と、前記第２端面のうち前記上面と隣接する所定の領域が露出するように前記第２端面に配置される第２外部電極と、前記セラミック本体内に前記セラミック本体の幅方向に積層されて配置され、前記第１外部電極及び第２外部電極とそれぞれ連結される第１内部電極及び第２内部電極と、を含み、
前記セラミック本体の下面が前記印刷回路基板と隣接して対向するように実装された積層セラミックキャパシタの実装基板。

【請求項9】

前記第１内部電極は第１メイン電極部、及び前記第１メイン電極部と連結されて前記第１端面に引出される第１リード部を含み、前記第２内部電極は第２メイン電極部、及び前記第２メイン電極部と連結されて前記第２端面に引出される第２リード部を含み、前記第１リード部及び第２リード部の幅は前記第１メイン電極部及び第２メイン電極部の幅より狭い、請求項８に記載の積層セラミックキャパシタの実装基板。

【請求項10】

前記第１内部電極は前記第１端面に露出する第１リード部を含み、前記第２内部電極は前記第２端面に露出する第２リード部を含み、前記第１リード部の前記第１端面に露出した領域の長さと前記第２リード部の前記第１端面に露出した領域の長さは前記セラミック本体の厚さの２／５以下である、請求項８に記載の積層セラミックキャパシタの実装基板。

【請求項11】

前記積層セラミックキャパシタの重心は前記セラミック本体の重心より下側に位置する、請求項８に記載の積層セラミックキャパシタの実装基板。

【請求項12】

厚さ方向に対向する上面及び下面、長さ方向に対向する第１端面及び第２端面を有し、幅より厚さが大きいセラミック本体と、
セラミック本体内に配置され、誘電体層により囲まれており、それぞれがセラミック本体の第１端面に露出する部分を有する複数の第１内部電極と、
セラミック本体内に配置され、誘電体層により囲まれており、それぞれがセラミック本体の第２端面に露出する部分を有する複数の第２内部電極と、
前記第１内部電極の露出した部分を全て覆うように前記第１端面に配置される第１外部電極と、
前記第２内部電極の露出した部分を全て覆うように前記第２端面に配置される第２外部電極と、
を含む、積層セラミックキャパシタ。

【請求項13】

前記第１内部電極と前記第２内部電極は、セラミック本体の幅方向に交互に積層されており、前記第１外部電極及び前記第２外部電極とそれぞれ連結される、請求項１２に記載の積層セラミックキャパシタ。

【請求項14】

前記第１内部電極及び第２内部電極の露出した部分は、第１端面及び第２端面の中心より下に位置する、請求項１２に記載の積層セラミックキャパシタ。

【請求項15】

前記第１及び第２外部電極はセラミック本体の下面を覆う、請求項１２に記載の積層セラミックキャパシタ。

【請求項16】

前記第１内部電極は第１メイン電極部、及び前記第１メイン電極部と連結されて前記第１端面に引出される第１リード部を含み、前記第２内部電極は第２メイン電極部、及び前記第２メイン電極部と連結されて前記第２端面に引出される第２リード部を含み、前記第１リード部及び第２リード部の幅は前記第１メイン電極部及び第２メイン電極部の幅より狭い、請求項１２に記載の積層セラミックキャパシタ。

【請求項17】

前記第１内部電極及び第２内部電極の露出した部分の長さは、前記セラミック本体の厚さの２／５以下である、請求項１２に記載の積層セラミックキャパシタ。

【請求項18】

前記セラミック本体の第１及び第２端面に配置された前記第１及び第２外部電極の高さは、前記セラミック本体の厚さの１／２以下である、請求項１２に記載の積層セラミックキャパシタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板に関する。

【背景技術】

【0002】

積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。

【0003】

積層セラミックキャパシタは基板に実装されて使用されることができ、基板への実装時、回路基板上の実装パッドと外部電極は半田を介して電気的に連結され、上記実装パッドは基板上の配線パターンや導電性ビアを介して他の外部回路と連結されてもよい。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】韓国登録特許第１０−０５８６９６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の一実施形態の目的は、積層セラミックキャパシタ及び積層セラミックキャパシタが実装された基板を提供することである。

【課題を解決するための手段】

【0006】

本発明の一実施形態は、幅より厚さが大きいセラミック本体と、上記セラミック本体内に配置された内部電極と、上記セラミック本体の外部面に配置された外部電極と、を含む積層セラミックキャパシタを提供する。

【0007】

本発明の一実施形態による積層セラミックキャパシタは、セラミック本体の端面のうちセラミック本体の上面と隣接する所定の領域が露出するように、セラミック本体の端面に外部電極が配置されて積層セラミックキャパシタの実装安定性を向上させることができる。

【0008】

本発明の一実施形態による積層セラミックキャパシタは、基板への実装時、内部電極が基板と垂直な方向に配置されるようにセラミック本体内に配置されてもよく、上記積層セラミックキャパシタの重心は、上記セラミック本体の重心より下側に位置してもよい。

【0009】

本発明の他の一実施形態は、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、幅より厚さが大きいセラミック本体と、上記セラミック本体の端面のうち上記セラミック本体の上面と隣接する所定の領域が露出するようにセラミック本体の端面に配置される第１外部電極及び第２外部電極と、上記セラミック本体内に配置され、上記外部電極と連結される内部電極と、を含む積層セラミックキャパシタの実装基板を提供することができる。

【0010】

上記積層セラミックキャパシタは、上記セラミック本体の下面が上記印刷回路基板と隣接して対向するように実装されてもよい。

【0011】

本発明のさらに他の一実施形態は、厚さ方向に対向する上面及び下面、長さ方向に対向する第１端面及び第２端面を有し、幅より厚さが大きいセラミック本体と、セラミック本体内に配置され、誘電体層により囲まれており、それぞれがセラミック本体の第１端面に露出する部分を有する複数の第１内部電極と、セラミック本体内に配置され、誘電体層により囲まれており、それぞれがセラミック本体の第２端面に露出する部分を有する複数の第２内部電極と、上記第１内部電極の露出した部分を全て覆うように上記第１端面に配置される第１外部電極と、上記第２内部電極の露出した部分を全て覆うように上記第２端面に配置される第２外部電極と、を含む、積層セラミックキャパシタを提供することができる。

【発明の効果】

【0012】

本発明の一実施形態によると、基板への実装時、チップ倒れ現象が改善され、実装安定性に優れた積層セラミックキャパシタ及びその実装基板を提供することができる。

【図面の簡単な説明】

【0013】

【図1】本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示した斜視図である。

【図2】本発明の一実施形態による積層セラミックキャパシタのセラミック本体を概略的に示した斜視図である。

【図3】本発明の一実施形態による積層セラミックキャパシタのセラミック本体の分解斜視図である。

【図4】本発明の一実施形態による積層セラミックキャパシタの長さ−厚さ方向の断面図である。

【図5】本発明の一実施形態による積層セラミックキャパシタの実装基板を示した斜視図である。

【発明を実施するための形態】

【0014】

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

【0015】

積層セラミックキャパシタ１００
図１は、本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示した斜視図である。

【0016】

図１を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０及び外部電極１３１、１３２を含む。

【0017】

図１に示されたように、上記外部電極１３１、１３２は、上記セラミック本体１１０の外部面に配置されるが、セラミック本体の厚さ方向の一側のみに形成されてもよい。

【0018】

例えば、上記外部電極１３１、１３２は、セラミック本体の上面と隣接する所定の領域には配置されず、セラミック本体の下面と隣接する所定の領域に配置されることができる。

【0019】

上記のように、外部電極１３１、１３２がセラミック本体の厚さ方向の一側のみに形成されると、セラミックキャパシタの基板への実装時、チップ倒れ現象が改善されて実装安定性を確保することができる。

【0020】

以下では、本発明の一実施形態による積層セラミックキャパシタ１００をより詳細に説明する。

【0021】

図２は本発明の一実施形態による積層セラミックキャパシタ１００のセラミック本体１１０を概略的に示した斜視図であり、図３は本発明の一実施形態による積層セラミックキャパシタ１００のセラミック本体１１０の分解斜視図である。

【0022】

図２及び図３を参照すると、上記セラミック本体１１０は、複数の誘電体層１１１を含み、厚さ方向に対向する上面Ｓ_Ｔ及び下面Ｓ_Ｂ、幅方向に対向する第１側面１及び第２側面２、長さ方向に対向する第１端面３及び第２端面４を有することができる。上記セラミック本体１１０の形状は特に制限されないが、図示されたように、上記セラミック本体１１０は完全な直線を有する六面体状ではないが、略六面体状であってもよい。

【0023】

上記セラミック本体１１０は、複数の誘電体層１１１が積層されて形成されてもよい。図２及び図３に示されたように、上記セラミック本体は、誘電体層１１１上に形成された内部電極１２１、１２２を含み、内部電極が形成された複数の誘電体層が積層されて形成されてもよい。上記内部電極は第１内部電極１２１及び第２内部電極１２２を含むことができ、上記第１及び第２内部電極１２１、１２２は、少なくとも一誘電体層１１１を介して上記誘電体層上に交互に配置され、上記セラミック本体の幅Ｗ方向に積層されてもよい。

【0024】

上記第１内部電極１２１及び第２内部電極１２２は、上記セラミック本体の第１端面３及び第２端面４を介して交互に露出することができる。

【0025】

また、上記セラミック本体１１０は、内部電極を外部の衝撃から保護するために、最外側の内部電極の外側に配置されたカバー層１１３、１１４を含んでもよい。

【0026】

本発明の一実施形態によると、図１及び図２のＷ方向は、セラミック本体１１０の幅方向であって、内部電極１２１、１２２及び誘電体層１１１が積層される方向であり、Ｌ方向は、セラミック本体１１０の長さ方向であり、Ｔ方向は、セラミック本体１１０の厚さ方向である。

【0027】

ここで、「幅方向」は、誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念で使用することができる。

【0028】

また、本発明の積層セラミックキャパシタ１００は、基板への実装時、上記セラミック本体１１０の厚さＴ方向が基板と垂直するように配置されることができる。

【0029】

本発明の一実施形態による積層セラミックキャパシタは、大容量を具現するために上記セラミック本体１１０の幅と厚さを略同一寸法に設定したものではなく、幅Ｗより厚さＴの寸法が大きい形態を有する。

【0030】

本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０の厚さの増加により、基板への実装時に十分な空間を確保することができ、且つ大容量を具現することができる。内部電極１２１、１２２をセラミック本体１１０の幅方向に積層し、セラミック本体１１０の厚さを増加させることで、内部電極が重畳する面積を増加させることができ、基板への実装時、電子部品が占める面積が同一でも、より高容量を確保することができる。

【0031】

但し、本発明の一実施形態のように、セラミック本体１１０の厚さを幅より大きく形成すると、大容量を確保することができるという長所はあるものの、積層セラミックキャパシタの重心が上昇して、実装時、ピックアップ（Ｐｉｃｋ−ｕｐ）過程でチップがテーピングポケット内で傾いているため、持ち上げられない不良が発生したり、装着過程でチップ倒れ現象が発生する頻度が増加するという問題がある。

【0032】

しかし、本発明の一実施形態に従って、外部電極１３１、１３２をセラミック本体の厚さ方向の一側のみに配置すると、上述した問題点を解決することができる。

【0033】

上記セラミック本体１１０は、複数の誘電体層１１１及び内部電極１２１、１２２を積層した後、焼成して形成される。該セラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は本実施形態に図示されたものに限定されない。

【0034】

本発明の一実施形態によると、上記誘電体層１１１の平均厚さは、積層セラミック電子部品の容量設計に合わせて任意に変更してもよい。

【0035】

また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系粉末を含んでもよいが、本発明はこれに限定されない。

【0036】

上記カバー層１１３、１１４は、内部電極を含まないことを除き、誘電体層１１１と同じ材質及び構成を有することができる。上記カバー層は、単一誘電体層または２つ以上の誘電体層を内部電極が交互に積層されたアクティブ層の幅方向の側面にそれぞれ積層して形成したとみることができ、物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防ぐ役割を担うことができる。

【0037】

例えば、上記カバー層は、内部電極が形成されていない誘電体層を１０層以上積層して形成することができる。

【0038】

上記第１及び第２内部電極１２１、１２２は特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成してもよい。

【0039】

一方、上記第１及び第２内部電極１２１、１２２は、異なる極性を有する一対の電極であって、誘電体層１１１上に導電性金属を含む導電性ペーストを所定の厚さに印刷して形成してもよい。

【0040】

上記第１及び第２内部電極１２１、１２２の焼成後の平均厚さは、静電容量を形成することができれば特に制限されず、例えば、１．５μｍ以下であってもよい。

【0041】

本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、上記セラミック本体の上面Ｓ_Ｔまたは下面Ｓ_Ｂに対して垂直となるように配置されてもよい。例えば、上記第１及び第２内部電極１２１、１２２は、積層セラミック電子部品の基板への実装時、基板と対向する面である下面（実装面）に対して垂直となるように配置されてもよい。

【0042】

本発明における第１及び第２は、異なる極性を意味することができる。

【0043】

図４は本発明の一実施形態による積層セラミックキャパシタ１００の長さ−厚さ方向の断面図であり、誘電体層１１１と、誘電体層上に配置された第１及び第２内部電極１２１、１２２と、第１及び第２外部電極１３１、１３２が示されている。

【0044】

図４を参照すると、上記第１内部電極１２１は容量形成に主に寄与する第１メイン電極部１２１ａ、及び上記第１メイン電極部から延長して上記セラミック本体の外部面に引出される第１リード部１２１ｂを含み、上記第２内部電極１２２は容量形成に主に寄与する第２メイン電極部１２２ａ、及び上記第２メイン電極部から延長して上記セラミック本体の外部面に引出される第２リード部１２２ｂを含む。

【0045】

上記第１リード部１２１ｂは上記第１外部電極１３１と電気的に連結され、上記第２リード部１２２ｂは上記第２外部電極１３２と電気的に連結される。

【0046】

上記第１リード部１２１ｂは上記セラミック本体の第１端面３に露出し、上記第２リード部１２２ｂは上記セラミック本体の第２端面４に露出することができる。

【0047】

図４に示されたように、上記第１メイン電極部１２１ａ及び第２メイン電極部１２２ａの幅をＷ１、上記第１リード部１２１ｂ及び第２リード部１２２ｂの幅をＷ２とするとき、上記第１及び第２内部電極１２１、１２２はＷ２＜Ｗ１を満たすように形成されることができる。即ち、第１及び第２メイン電極部の幅は、第１及び第２リード部の幅より広く形成されてもよい。上記のように第１及び第２リード部の幅が狭く形成されても、第１及び第２メイン電極部の幅を第１及び第２リード部の幅より広く形成することで、十分な容量を確保することができる。

【0048】

本発明の一実施形態によると、図４に示されたように、上記第１及び第２メイン電極部１２１ａ、１２２ａの一端部と上記第１及び第２リード部１２１ｂ、１２２ｂの一端部は、それぞれ同一線上に形成されてもよい。例えば、第１メイン電極部と第１リード部の下側端部が同一線上に形成され、第２メイン電極部と第２リード部の下側端部が同一線上に形成されてもよい。上記のように、第１及び第２リード部が第１及び第２メイン電極部より狭い幅に形成され、それぞれの下側端部が同一線上に形成されると、セラミック本体内で相対的に下側に配置された第１及び第２リード部によりセラミック本体の重心がセラミック本体の厚さ方向の下側に移動することができ、これにより、積層セラミックキャパシタをより安定的に基板に実装することができる。

【0049】

これに制限されないが、セラミック本体の重心を効率的にセラミック本体の厚さ方向の下側に移動させるために、上記第１リード部１２１ｂの上記第１端面３に露出した領域の長さと上記第２リード部１２２ｂの上記第２端面４に露出した領域の長さは、上記セラミック本体の厚さの２／５以下となることが好ましい。第１リード部と第２リード部の第１及び第２端面に露出した領域の長さがセラミック本体の厚さの２／５を超えると、重心が一定水準まで低くなった後再び上昇することがあるため、第１リード部と第２リード部の第１及び第２端面に露出した領域の長さは、セラミック本体の厚さの２／５以下に形成されることが好ましいが、必ずしもこれに限定されない。

【0050】

特に、本発明の一実施形態によると、上記第１及び第２内部電極１２１、１２２は、上記セラミック本体１１０の幅方向に積層されることにより、外部電極１３１、１３２が厚さ方向の一側のみに形成されても、内部電極１２１、１２２の積層数には影響を与えない。

【0051】

本発明の一実施形態と異なり、上記第１及び第２内部電極が上記セラミック本体の厚さ方向に積層され、外部電極が厚さ方向の一側のみに形成されると、第１及び第２内部電極はセラミック本体内で外部電極が配置された厚さ範囲に形成されないと、外部電極と電気的に連結されない。しかし、本発明の一実施形態のように、内部電極１２１、１２２がセラミック本体の幅方向に積層されると、内部電極のリード部１２１ｂ、１２２ｂの幅及び位置を決めることで、内部電極１２１、１２２と外部電極１３１、１３２との電気的連結を確保することができるため、外部電極１３１、１３２が第１及び第２端面３、４のセラミック本体１１０の厚さ方向の一側のみに形成されても、内部電極１２１、１２２の積層数には影響を与えないことができる。

【0052】

従って、本発明の一実施形態によると、実装安定性を確保しながらも、大容量の具現が可能な積層セラミックキャパシタを提供することができる。

【0053】

本発明の一実施形態によると、上記外部電極１３１、１３２は、セラミック本体の第１端面３及び第２端面４のうちセラミック本体の上面Ｓ_Ｔと隣接する所定の領域が露出するように、上記第１端面３及び第２端面４のうちセラミック本体の下面Ｓ_Ｂと隣接する所定の領域に配置されてもよい。

【0054】

本発明の一実施形態によると、上記外部電極１３１、１３２はセラミック本体１１０の第１端面３及び第２端面４に配置されるが、上記セラミック本体１１０の厚さ方向の一側のみに形成されることができる。

【0055】

特に、上記第１及び第２外部電極１３１、１３２は、実装面となるセラミック本体の下面に隣接するように、セラミック本体１１０の第１端面３及び第２端面４のセラミック本体１１０の厚さ方向の下側のみに形成されてもよい。

【0056】

例えば、上記第１及び第２外部電極１３１、１３２は、それぞれ上記第１及び第２端面３、４に形成されるが、上記セラミック本体の下面Ｓ_Ｂと第１及び第２端面３、４が接する角から第１及び第２端面の所定の高さまで形成されることができ、上記セラミック本体の上面Ｓ_Ｔと上記第１及び第２端面３、４が接する角と隣接する第１及び第２端面の所定の領域には外部電極１３１、１３２が配置されないため、露出することができる。

【0057】

また、上記第１及び第２外部電極１３１、１３２は第１及び第２端面からセラミック本体の下面に延長されてもよい。例えば、上記第１及び第２外部電極はセラミック本体の下面に延長されたバンド部を含んでもよい。

【0058】

また、上記第１及び第２外部電極１３１、１３２は上記第１及び第２リード部１２１ｂ、１２２ｂのセラミック本体の外部面に露出した領域を全て覆うように形成されてもよい。第１及び第２リード部のセラミック本体の外部面に露出した領域が外部電極により覆われないと、外部の物理的・化学的刺激によりセラミック本体が損傷する恐れが高くなる可能性がある。

【0059】

これに制限されないが、積層セラミックキャパシタの重心をセラミック本体の厚さ方向の下側に効率的に移動させるために、上記第１及び第２端面３、４に配置された第１及び第２外部電極１３１、１３２の高さは、上記セラミック本体の厚さの１／２以下であることが好ましい。

【0060】

本発明の一実施形態と異なり、外部電極が上記セラミック本体の厚さ方向の中心部を基準として実質的に対称に形成されると、積層セラミックキャパシタの重心はセラミック本体の重心と略類似する位置に形成される。しかし、本発明の一実施形態のように、第１及び第２外部電極１３１、１３２がセラミック本体の厚さ方向の下側のみにセラミック本体の第１及び第２端面に配置されると、積層セラミックキャパシタの重心をセラミック本体の厚さ方向の下側に移動させて基板への実装時に実装安定性を付与することができる。

【0061】

上記第１及び第２外部電極１３１、１３２はこれに制限されないが、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されてもよい。

【0062】

これに制限されないが、上記第１及び第２外部電極１３１、１３２は、上記金属粉末にガラスフリットを添加して用意した導電性ペーストを塗布した後、焼成することで形成することができる。

【0063】

上記導電性ペーストは、セラミック本体を導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）する方式またはスクリーン印刷方式で塗布してもよいが、これに制限されない。

【0064】

ディッピング（ｄｉｐｐｉｎｇ）方法により導電性ペーストを塗布する場合には、上記第１及び第２リード部が露出したセラミック本体の厚さ方向の一側に導電性ペーストが塗布されるように、セラミック本体を一定角度傾けてディッピングすることができる。

【0065】

上述したように、本発明の一実施形態によると、上記外部電極が上記セラミック本体の厚さ方向の下部のみに形成されることで、積層セラミックキャパシタの重心がセラミック本体の重心より厚さ方向の下側に配置されることができ、これにより、セラミックキャパシタの基板への実装時、チップ倒れ現象が改善されて実装安定性を確保することができる。

【0066】

積層セラミックキャパシタの実装基板２００
図５は、本発明の一実施形態による積層セラミックキャパシタの実装基板２００を示した斜視図である。

【0067】

図５を参照すると、本発明の一実施形態による積層セラミック電子部品の実装基板２００は、積層セラミックキャパシタ１００と、積層セラミックキャパシタ１００が実装される印刷回路基板２１０と、印刷回路基板２１０の上面に相互離隔されて形成された第１及び第２電極パッド２２１、２２２と、を含む。

【0068】

このとき、積層セラミック電子部品１００は、第１及び第２外部電極１３１、１３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触するように位置した状態で、半田２３０により印刷回路基板２１０と電気的に連結されてもよい。

【0069】

即ち、本実施形態によると、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられた積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を含み、厚さ方向に対向する上面及び下面、長さ方向に対向する第１端面及び第２端面を有し、幅より厚さが大きいセラミック本体、上記第１端面及び第２端面の上記セラミック本体の厚さ方向の一側のみにそれぞれ配置される第１外部電極及び第２外部電極、及び上記セラミック本体内で一つ以上の誘電体層を介して上記セラミック本体の幅方向に積層され、且つ第１外部電極及び第２外部電極とそれぞれ連結される第１内部電極及び第２内部電極を含み、上記セラミック本体の下面が上記印刷回路基板と隣接して対向するように実装された積層セラミックキャパシタの実装基板２００を提供することができる。

【0070】

上記積層セラミックキャパシタ１００は、セラミック本体１１０の外部面に形成され、上記第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極を含んでもよく、上記第１及び第２外部電極１３１、１３２は上記セラミック本体の下面と隣接するように上記セラミック本体の厚さ方向の一側のみに形成されるため、基板への実装時に安定性が増加することができる。

【0071】

上記積層セラミックキャパシタの実装基板に関する内容のうち上述した積層セラミック電子部品と同じ事項は、説明の重複を避けるために、ここではその説明を省略する。

【0072】

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

【符号の説明】

【0073】

１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
２００ 実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２電極パッド
２３０ 半田

【図1】

【図2】

【図3】

【図4】

【図5】