公報発行日 2015年11月24
公報URL https://ipforce.jp/patent-jp-A-2015-211140 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】実施の形態にかかる半導体装置の構造を示す断面図である。
【図2A】図1の切断線A−A’における不純物濃度分布を示す特性図である。
【図2B】図1のLOCOS膜の直下の部分の正味の不純物濃度分布を示す特性図である。
【図3】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図4】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図5】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図6】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図7】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図8】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図9】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図10】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図11】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図12】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図13】実施の形態にかかる半導体装置を用いて構成された回路の一例を示す説明図である。
【図14】実施の形態にかかる半導体装置を用いて構成された回路の一例を示す説明図である。
【図15】実施の形態にかかる半導体装置の飽和電流量を示す特性図である。
【図16】従来のエンハンスメント型MOSFETの構造を示す断面図である。
【図17】従来のデプレッション型MOSFETの構造を示す断面図である。
【図18】従来のデプレッション型MOSFETの構造の別の一例を示す断面図である。
【図19】従来のデプレッション型MOSFETの構造の別の一例を示す断面図である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります