公報発行日 2015年12月7
公報URL https://ipforce.jp/patent-jp-A-2015-220818 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】本発明の第1の実施例の構成を示す回路図である。
【図2】本発明の第1の実施例おける隣接巻線間の最大印加電圧を説明する図である。
【図3】本発明の第2の実施例の構成を示す回路図である。
【図4】本発明の第3の実施例の構成を示す回路図である。
【図5】本発明の第4の実施例の構成を示す回路図である。
【図6】本発明の第4の実施例おける隣接巻線間の最大印加電圧を説明する図である。
【図7】本発明の第5の実施例の構成を示す回路図である。
【図8】本発明の第6の実施例の構成を示す回路図である。
【図9】本発明の第6の実施例おける隣接巻線間の最大印加電圧を説明する図である。
【図10】本発明の第7の実施例の構成を示す回路図である。
【図11】本発明の第8の実施例の構成を示す回路図である。
【図12】本発明の第9の実施例の構成を示す回路図である。
【図13】本発明の第10の実施例の構成を示す回路図である。
【図14】本発明の第11の実施例の構成を示す回路図である。
【図15】本発明の第11の実施例おける隣接巻線間の最大印加電圧を説明する図である。
【図16】本発明の第12の実施例の構成を示す回路図である。
【図17】本発明の第13の実施例の構成を示す回路図である。
【図18】本発明の第14の実施例の構成を示す回路図である。
【図19】本発明の第14の実施例おける隣接巻線間の最大印加電圧を説明する図である。
【図20】本発明の第15の実施例の構成を示す回路図である。
【図21】単相3レベルインバータセルの回路図例1である。
【図22】単相3レベルインバータセルの回路図例2である。
【図23】単相3レベルインバータセルを用いた多重インバータ回路図例である。
【図24】三相3レベルインバータセルと単相3レベルインバータセルを用いた第1の従来例を示す回路図である。
【図25】三相3レベルインバータセルと単相3レベルインバータセルを用いた第2の従来例を示す回路図である。
【図26】三相3レベルインバータセルと単相3レベルインバータセルを用いた第3の従来例を示す回路図である(2台の順変換器を直流出力で直列接続)。
【図27】第1の従来例における隣接巻線間の最大印加電圧を説明する図である。
【図28】第3の従来例における隣接巻線間の最大印加電圧を説明する図である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります