発明が解決しようとする課題[発明の詳細な説明]から抜粋

図４に示す３レベルインバータ回路において，Ｕ相アームＵＡのＩＧＢＴ（ＴＵ１）がターンオフする際の動作図を図６に示す。
図６において，ＩＧＢＴ（ＴＵ１）がオン状態の場合（モード１），点線で示す電流Ｉ１、Ｉ２が流れている状態から，ＩＧＢＴ（ＴＵ１）がターンオフすると，ダイオードＣＤＵ１が導通し，電流経路Ｉ３、Ｉ４に転流される（モード２）。その際過渡的に，コンデンサとスイッチ素子接続線の配線インダクタンス及びコンデンサ同士間接続線の配線インダクタンスＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５と，ＩＧＢＴの電流変化率（ｄｉ／ｄｔ）に応じて，各配線インダクタンスには図６中の＋の向きに電圧が発生する。 その結果、ＩＧＢＴ（ＤＵ１）のコレクタ−エミッタ間には最大，式（１）で示される電圧が印加される。図７にＩＧＢＴ（ＴＵ１）ターンオフ時のコレクタ電流（ｉｃ）とコレクタエミッタ間電圧（Ｖ_ＣＥ）波形を示す。
Ｖ_{ＣＥ（ｐｅａｋ）}＝Ｅｄｐ＋（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５）×ｄｉ／ｄｔ・・・（１） サージ電圧ΔＶ＝（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５）×ｄｉ／ｄｔ ・・・（２）
Ｅｄｐ ：直流電源の正側直流電圧（コンデンサ電圧）
ｄｉ／ｄｔ ：ＩＧＢＴターンオフ時のＩＧＢＴの電流変化率
Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５： 各配線のインダクタンス値 一例として数１００ＡクラスのＩＧＢＴの場合，そのｄｉ/ｄｔは最大で５０００Ａ/μｓ程度となるため，仮にＬ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＝５０ｎＨとすると，（１）式によるサージ分（（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５）×ｄｉ／ｄｔ）＝２５０Ｖとなる。
従って，各配線インダクタンスの存在によって，ＩＧＢＴターンオフ時にＩＧＢＴに印加されるピーク電圧値は，直流電圧（Ｅｄｐ）に対して（２）式のサージ電圧（ΔＶ）分高くなる。
特にコンデンサの直列数が増えると，コンデンサ間の配線インダクタンス値は直列数と比例的に増加するため，サージ電圧も高くなる問題が発生し，その結果，耐圧の高いＩＧＢＴが必要となる。 また、図５（ｃ）に示すようなコンデンサの配置と，Ｍ電位用配線７ｘとＮ電位用配線１０ｘと，各配線とを並行平板の配線構造とすれば，電流の対抗化によってコンデンサ部分の配線インダクタンスが低減でき，の課題の低減は可能となるが，配線５の部分は３枚重ねとなるため，絶縁材を２層にする必要があるなど，配線構造が複雑化する。
また、コンデンサを一直線上に並べると，長手方向に極端に長くなる構造となるため，装置全体設計の観点からスペースファクタを有効に利用できなくなる。
従って、本発明の課題は、２Ｋ（Ｋは２以上の整数）個のコンデンサを直列接続し、かつ最高電位と最低電位と中間電位との３つの電位を出力とするコンデンサの配置及び配線構造において、配線インダクタンスを低減でき、配置上の制約を小さくできる配置と配線構造を提供し、低耐圧の半導体素子を使用可能とし、装置の小型化、低価格化を実現することである。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明では、最も高電位側のコンデンサと最も低電位側のコンデンサとを隣接して配置し、前記高電位側のコンデンサの正端子を最高電位電極出力とし、前記最低電位側のコンデンサの負端子を最低電位電極出力とし、前記高電位側のコンデンサを基準にＫ個のコンデンサを電位の高いものから低いものへ順番に直列配置した第１のコンデンサ直列配置部と、前記低電位側のコンデンサを基準にＫ個のコンデンサを電位の低いものから高いものへ順番に直列配置した第２のコンデンサ直列配置部とを並列配置し、前記第１のコンデンサ直列配置部のＫ番目のコンデンサの負端子と前記第２のコンデンサ直列配置部のＫ番目のコンデンサの正端子との接続点を中間電位の電極とし、前記中間電位の電極は前記最も高電位側のコンデンサと前記最も低電位側のコンデンサとの間から出力している。
この結果、構造上の制約を小さくできる配置と配線構造で配線インダクタンスを軽減できる直列コンデンサの配置と配線構造を提供することができ、低耐圧の半導体素子が使用可能となり、装置の小型化、低価格化が可能となる。